From 28de28d8ef2493135ef880ce1898041137cf09d9 Mon Sep 17 00:00:00 2001 From: hneemann Date: Thu, 25 Mar 2021 17:32:05 +0100 Subject: [PATCH] updates the French translation, closes #689 --- src/main/resources/lang/lang_fr.xml | 51 +++++++++++++++++++++---- src/main/resources/lang/lang_fr_ref.xml | 51 +++++++++++++++++++++---- 2 files changed, 88 insertions(+), 14 deletions(-) diff --git a/src/main/resources/lang/lang_fr.xml b/src/main/resources/lang/lang_fr.xml index 492f5d3fd..7702fed13 100644 --- a/src/main/resources/lang/lang_fr.xml +++ b/src/main/resources/lang/lang_fr.xml @@ -315,10 +315,10 @@ In the file howTo.md you can find more details about translations. Interrupteur de position limite 1, devient 1 lorsque l'angle du moteur est de 180°. - Phase 0 - Phase 1 - Phase 2 - Phase 3 + + + + Connexion de bobine centrale commune Moteur pas-à-pas, bipolaire Moteur pas-à-pas bipolaire avec deux interrupteurs de position limite. @@ -1876,7 +1876,7 @@ In the file howTo.md you can find more details about translations. Synthèse Génère les expressions booléennes minimales décrites par une table de vérité. - {0} variables + Créer Crée un nouveau fichier source CUPL contenant le circuit défini. Crée un fichier contenant un circuit similaire au format Berkeley Logic @@ -1920,7 +1920,7 @@ In the file howTo.md you can find more details about translations. Le test est seulement fonctionnel si le circuit est purement combinatoire! - Exporter en HEX + HEX Le fichier HEX peut être chargé dans une ROM ou une LUT. Nouveau Combinatoire @@ -2111,7 +2111,7 @@ In the file howTo.md you can find more details about translations. Impossible de déterminer le nom des broches. A eu lieu dans le fichier {0}. Les composantes affectées sont: {0}. - Signal {0} + Aucun numéro de broche assigné aux broches {0}! Les broches libres sont automatiquement assignées. Ainsi, dans la plupart des cas, le circuit ne peut pas être utilisé sur du vrai matériel! @@ -2614,4 +2614,41 @@ ligne d'en-tête utilisée pour spécifier les signaux testés.</p> Erreur lors de l'optimisation! Complexité initiale: Meilleur atteint: + Recherche + ROM + Aussi longtemps que WE est actif, les données sont stockées dans la RAM. + Correspond à une RAM très simple, où les lignes d'adresse et de données sont connectées + directement aux cellules de mémoire. + L'adresse à laquelle lire et écrire. + La valeur à stocker + Si cette entrée est activée, la valeur est écrite à la RAM lorsque A ou D changent. + La valeur de sortie + PRNG + Code + Les variables globales peuvent seulement être écrites dans les composantes Code. + Pas d'en-tête trouvée! + Aucune valeur de sortie trouvée! + Pas assez de valeurs sur une des lignes! + Trop de valeurs sur une des lignes! + Virgule fixe + Virgule fixe signée + Virgule flottante + Décimales (virgule fixe) + Nombre de décimales binaires pour le format à virgule fixe. + Options IVerilog + Options utilisées pour toutes les étapes de traitement par IVerilog. + CSV + Un fichier CSV contenant la table de vérité complète. + CSV, implicants premiers + Un fichier CSV contenant uniquement les implicants premiers. + CSV, valeurs séparées par des virgules + Créer un test à partir du comportement courant + Crée un test de façon interactive à partir du comportement courant du circuit. + Ce test permet de s'assurer qu'un comportement ne change pas après une modification. + Cas: {0} + Créer un cas de test + Crée un nouveau cas de test pour l'élément de test. + Terminer + Crée l'élément de test à partir des cas + Erreur lors de la création du test. diff --git a/src/main/resources/lang/lang_fr_ref.xml b/src/main/resources/lang/lang_fr_ref.xml index 5dcebc33b..ab88d6862 100644 --- a/src/main/resources/lang/lang_fr_ref.xml +++ b/src/main/resources/lang/lang_fr_ref.xml @@ -299,10 +299,10 @@ In the file howTo.md you can find more details about translations. Limit position switch 1, becomes 1 when the motor angle is 180°. - Phase 0 - Phase 1 - Phase 2 - Phase 3 + + + + Common center coil connection Stepper Motor, bipolar Bipolar stepper motor with two limit position switches. @@ -1738,7 +1738,7 @@ In the file howTo.md you can find more details about translations. Synthesis Generates the minimal bool expressions described by a truth table. - {0} variables + Create Creates a CUPL source file containing the define circuit. Creates a file containing the circuit similar to the Berkeley Logic @@ -1780,7 +1780,7 @@ In the file howTo.md you can find more details about translations. The test case is only functional if the circuit is purely combinatorial! - Export HEX + HEX You can load the HEX file to a ROM or a LUT. New Combinatorial @@ -1961,7 +1961,7 @@ In the file howTo.md you can find more details about translations. Could not determine the names of the pins. Occurred in file {0}. Affected are: {0}. - Signal {0} + No pin numbers assigned to the pins {0}! Free pins are automatically assigned. The circuit can therefore not be used on real hardware in most cases! @@ -2442,4 +2442,41 @@ However, they must not be used above the header line listing the signal names.&l Error during optimization! Initial complexity: Best so far: + search + ROM + As long as we is set, it is stored. Corresponds to a very simple RAM, where the + address and data lines are directly connected to the decoders of the memory cells. + The address at which reading or writing takes place. + The data to be stored. + Write enable. As long as this input is set to 1, the value applied to D is + stored at the address applied to A whenever A or D is changed. + Output of the stored data. + PRNG + Code + Global variables can only be written in code components. + No header found! + No output values found! + Not enough values in one line! + Too many values in one line! + Fixed Point + Signed Fixed Point + Floating Point + fixed point digits + Number of fractional binary digits + IVerilog Options + Options that are used for all processing steps by IVerilog. + CSV + A CSV file containing the complete truth table. + CSV, prime implicants + A CSV file containing only the prime implicants. + Comma Separated Values, CSV + Create Behavior Fixing Test Case + Creates a behavioral fixture from the circuit. + A behavioral fixture is a test case that fixes the current behavior. + Fixtures: {0} + Create Fixture + Creates a new fixture in the test case. + Complete + Creates the test case component + Error in the creation of the test case.