From 33ebfc41d1759782e12bb4b53e28ed23925d2725 Mon Sep 17 00:00:00 2001 From: hneemann Date: Sun, 12 Sep 2021 20:05:20 +0200 Subject: [PATCH] Italian translation update; closes #825 --- src/main/resources/lang/lang_it.xml | 23 ++++++++++++++++++++++- src/main/resources/lang/lang_it_ref.xml | 24 +++++++++++++++++++++++- 2 files changed, 45 insertions(+), 2 deletions(-) diff --git a/src/main/resources/lang/lang_it.xml b/src/main/resources/lang/lang_it.xml index e3757256b..5eb139423 100644 --- a/src/main/resources/lang/lang_it.xml +++ b/src/main/resources/lang/lang_it.xml @@ -417,7 +417,7 @@ In the file howTo.md you can find more details about translations. Un componente di memoria non-volatile. I dati memorizzati possono essere modificati dal dialogo degli attributi. Questo pin definisce un indirizzo della parola dati da mettere nell'uscita. La parola dati selezionata se l'ingresso di selezione è alto. - Se l'ingresso di selezione è alto, l'uscita è abilitata. Se è basso, l'uscita è in alta impedenza. + Se l'ingresso di selezione è alto, l'uscita è abilitata. Se è basso, l'uscita dati è in alta impedenza. ROM a doppia porta Un componente di memoria non-volatile. I dati memorizzati possono essere modificati dal dialogo degli attributi. Questo pin definisce l'indirizzo della parola dati da mettere nell'uscita su D1. @@ -2074,4 +2074,25 @@ Comunque, non devono trovarsi sopra la riga di intestazione che elenca i nomi de Etichetta tutti gli ingressi ed uscite. Gli ingressi e le uscite devono sempre essere nominati univocamente. Salta il tutorial + Tabella di ricerca + Scissione/Divisione + Flip-flop RS + Flip-flop JK + Flip-flop D + Flip-flop D + Memoria RAM grafica + Nessuna memoria del programma trovata! La memoria del programma deve essere etichettata come tale. + Più di una memoria del programma trovata! Solo la presenza di una memoria è consentita. + Numero di bit dati utilizzati. + Divisione dell'uscita + Spargimento + Salta l'esportazione Verilog/VHDL + Salta l'esportazione della generazione dei componenti interni al circuito in Verilog/VHDL. + I riferimenti ai circuiti sono mantenuti, rendendo possibile la sovrascrittura della loro implementazione. + Configurazione preimpostata + Caso di prova + Mappa di Karnaugh + Appunti + Imposta i valori non definiti a DC + Imposta tutti i valori non definiti (seguendo gli stati e le uscite) a "Non importa". diff --git a/src/main/resources/lang/lang_it_ref.xml b/src/main/resources/lang/lang_it_ref.xml index 6eab82852..b1011e100 100644 --- a/src/main/resources/lang/lang_it_ref.xml +++ b/src/main/resources/lang/lang_it_ref.xml @@ -449,7 +449,7 @@ In the file howTo.md you can find more details about translations. The stored data can be edited in the attributes dialog. This pin defines the address of data word to be output. The selected data word if the sel input is high. - If the sel input is high, the output is activated. If it is low, the data output is in high Z state. + If the input is high, the output is activated. If it is low, the data output is in high Z state. ROM dual port A non-volatile memory component. The stored data can be edited in the attributes dialog. @@ -2127,4 +2127,26 @@ However, they must not be used above the header line listing the signal names.&l Label all inputs and outputs. Inputs and outputs should always be uniquely named. Skip Tutorial + LUT + Splitter/Merger + RS-Flip-flop + JK-Flip-flop + D-Flip-flop + T-Flip-Flop + Gr-RAM + No program memory found! The program memory needs to be flagged as such. + Multiple program memories found! Only one program memory is allowed. + Number of data bits used. + Output splitting + Spreading + Skip in Verilog/VHDL export + Skips generating the internals of the circuit in Verilog/VHDL + export. The references to the circuit are kept, making it possible to override the + implementation. + Preset + Test case + K-Map + Clipboard + Set undefined values to DC + Sets all undefined values (following state and outputs) to "Don't Care".