diff --git a/src/main/resources/lang/lang_es.xml b/src/main/resources/lang/lang_es.xml
index c29a23734..931b8eb9f 100644
--- a/src/main/resources/lang/lang_es.xml
+++ b/src/main/resources/lang/lang_es.xml
@@ -697,11 +697,12 @@
Después de que el circuito se ha estabilizado, la salida pasa a bajo.
Si la salida está invertida, se comporta al contrario.
Pausa
- Detiene la simulación rápida si está a 1.
- Si la entrada a este componente está alta, el avance rápido del reloj se detiene.
- Puedes usar este componente para implementar una instrucción BRK en lenguaje ensamblador.
- Puedes ejecutar la simulación de un procesador hasta que una instrucción BRK se alcanza.
- El avance rápido se puede usar sólo si el reloj en tiempo real está deshabilitado.
+ Detiene la simulación rápida si se detecta un flanco de subida.
+ Si se usa este componente en el circuito, se habilita el botón "Ejecutar hasta un Break", entre "Iniciar" y "Parar"
+ Este botón detiene el circuito hasta que se detecta un flanco de subida en la entrada de este componente.
+ Este elemento puede usarse para depurar por el reloj el circuito hasta un punto de Break.
+ También se puede implementar un comando BRK ensamblador. Esto permite ejecutar un programa hasta el siguiente comando BRK
+ Esta función sólo se puede usar si se desactiva el reloj en tiempo real.
Externo
Componente que ejecuta un proceso externo para calcular una función lógica.
Se usa para especificar el comportamiento de un componente con VHDL o Verilog.
@@ -715,7 +716,7 @@
Se necesita un componente de reloj. Todos los flip-flops deben usar una señal de reloj.
Este circuito no tiene entradas etiquetadas.
Este circuito no tiene salidas etiquetadas.
- Tiempo de pausa después de {0} ciclos.
+ Después de {0} ciclos, no se produjo ninguna interrupción en el punto de interrupción ''{1}''.
Expresión {0} no soportada.
Operación {0} no soportada.
Error creando la tabla de consulta (LUT).
@@ -1221,8 +1222,8 @@
Exportar SVG + LaTeX
Exportar SVG + LaTeX + entradas/salidas pequeñas
Exportar GIF animado
- Simular rápido
- Simula el circuito hasta que el componente BRK encuentra una pausa
+ Ejecutar hasta un Break
+ Ejecuta el circuito hasta que un componente BRK detecta un break.
Archivo
Ayuda
Actualizar
@@ -1493,7 +1494,7 @@
180°
270°
90°
- {0} medios ciclos
+ Break tras {0} medios ciclos en un punto de break ''{1}''.
Borra el objeto seleccionado
Mueve el objeto hacia abajo
Mueve el objeto hacia arriba
@@ -1708,4 +1709,26 @@ Por tanto, la señal 'D_out' estará también disponible para chequear el valor
Una transición sin condición determina, por tanto, a qué estado se desplaza la máquina de estados si ninguna otra condición de transición se conoce.
Si no hay transiciones sin condiciones desde un estado, la máquina de estados permanecerá en este estado si ninguna otra condición de transición se conoce.
</body></html>
+ ¡El componente "Reloj" no se usa!
+ HDL no conocido: {0}
+ Error al iniciar el comando {0}
+ Transistores
+ Número de transistores que hacen falta. Se emplea para las estadísticas del circuito.
+ Cero significa que el número se calcula automáticamente añadiendo el número de transistores de los componentes que hay en el circuito.
+ Habilitado
+ Habilita o deshabilita este componente.
+ Configuración de la toolchain
+ Se emplea para configurar la integración de una toolchain.
+ Permite el arranque de herramientas externas, por ejemplo, programar una FPGA o similar.
+ Estadísticas del circuito
+ Muestra una lista de los componentes empleados.
+ Número
+ Componente
+ Transistores
+ Total de transistores
+ Suma
+ No se puedieron crear las estadísticas
+ Error al leer la configuración de la toolchain {0}
+ ¡El comando "{0}" ha empezado! ¡El procesado puede llevar un tiempo!
+ ¡El comando "{0}" ha sido completado!
diff --git a/src/main/resources/lang/lang_es_ref.xml b/src/main/resources/lang/lang_es_ref.xml
index c687b4008..c9658d98f 100644
--- a/src/main/resources/lang/lang_es_ref.xml
+++ b/src/main/resources/lang/lang_es_ref.xml
@@ -706,11 +706,12 @@
After the circuit has stabilized the output goes to low.
If the output is inverted it behaves the opposite way.
Break
- Stops fast simulation if set to 1.
- If the input of this component becomes high, the fast forward clocking is stopped.
- You can use the component to implement a BRK assembly instruction.
- Then you can run a simulated processor until a BRK instruction is reached.
- Fast forward clocking can only be used if the real-time clock is disabled.
+ Stops the fast simulation clocking if a rising edge is detected.
+ If this component is used in the circuit, the "Run To Break" button between "Start"
+ and "Stop" is enabled. This button clocks the circuit until a rising edge on the input of this component is
+ detected. This element can be used for debugging by clocking the circuit to any breakpoint.
+ Also an assembler command BRK can be implemented. This allows to execute a program up to the next BRK command.
+ This function can only be used if the real-time clock is deactivated!
External
Component to execute an external process to calculate the logic function.
Is used to specify the behaviour of a component by VHDL or Verilog.
@@ -724,7 +725,7 @@
A single clock component is necessary. All flip-flops must use this clock signal.
The circuit has no labeled inputs
The circuit has no labeled outputs
- Break timeout after {0} cycles
+ No break detected after {0} cycles at break point ''{1}''.
Expression {0} not supported
Operation {0} not supported
Error creating the lookup table.
@@ -1234,8 +1235,8 @@
Export SVG + LaTeX
Export SVG + LaTeX + small in/out
Export Animated GIF
- Run Fast
- Runs the circuit until a break is detected by the BRK component.
+ Run to Break
+ Runs the circuit until a break is detected by a BRK component.
File
Help
Update
@@ -1505,7 +1506,7 @@ Make sure the flash process is complete before closing this dialog!
180°
270°
90°
- {0} half cycles
+ Break after {0} half cycles at break point ''{1}''.
Deletes the selected item
Move the item down
Move the item up
@@ -1724,4 +1725,27 @@ Therefore, the signal 'D_out' is also available to check the value in this case.
If there is no unconditional transition from a state, the state machine will stay in this state if no other
transition condition is met.
</body></html>
+ The clock component is not used!
+ HDL not known: {0}
+ Error starting the command {0}
+ Transistors
+ Number of transistors required. Used for circuit statistics.
+ Zero means that the number is determined automatically by adding the number of transistors
+ of the components contained in the circuit.
+ Enabled
+ Enables or disables this component.
+ Toolchain Configuration
+ Used to configurate an integration of a toolchain.
+ Allows the start of external tools, e.g. to program an FPGA or similar.
+ Circuit Statistics
+ Shows a list of used components.
+ Number
+ Component
+ Trans.
+ Trans. total
+ Sum
+ Statistics could not be created.
+ Error while reading the toolchain configuration {0}
+ Command "{0}" has been started! Processing may take some time!
+ The command "{0}" has been completed!