From fcbc2439c8bfb4f18d5b0f64e2e5594e9f959312 Mon Sep 17 00:00:00 2001 From: hneemann Date: Sun, 18 Dec 2016 11:32:38 +0100 Subject: [PATCH] some minor changes to the processor with interrupt controller. --- src/main/dig/processor/ProcessorIntr.dig | 18 +++++++++++------- 1 file changed, 11 insertions(+), 7 deletions(-) diff --git a/src/main/dig/processor/ProcessorIntr.dig b/src/main/dig/processor/ProcessorIntr.dig index 52fd11de8..63b75ac5f 100644 --- a/src/main/dig/processor/ProcessorIntr.dig +++ b/src/main/dig/processor/ProcessorIntr.dig @@ -6,7 +6,11 @@ Description Einfacher Prozessor, der an die MIPS-Architektur angelehnt ist. Es handelt sich um eine Harvard -Single-Cycle CPU. +Single-Cycle CPU. Er verfügt über einen Interrupt +Controller, der gesteuert durch einen Zähler, alle +2048 Zyklen einen Interrupt auslöst, und dabei die +feste Adresse 0x1000 anspringt. +An dieser Adresse muss sich die ISR befinden. @@ -1348,6 +1352,10 @@ Single-Cycle CPU. + + + + @@ -1620,10 +1628,6 @@ Single-Cycle CPU. - - - - @@ -1713,7 +1717,7 @@ Single-Cycle CPU. - + @@ -1822,7 +1826,7 @@ Single-Cycle CPU. - +