diff --git a/src/main/resources/lang/lang.xml b/src/main/resources/lang/lang.xml index 6babb7bf1..779cdd4d0 100644 --- a/src/main/resources/lang/lang.xml +++ b/src/main/resources/lang/lang.xml @@ -1,18 +1,20 @@ English Deutsch + Portuguese diff --git a/src/main/resources/lang/lang_en.xml b/src/main/resources/lang/lang_en.xml index 6dab2abd4..e03b0fc43 100644 --- a/src/main/resources/lang/lang_en.xml +++ b/src/main/resources/lang/lang_en.xml @@ -216,7 +216,7 @@ The value at this input is visualized at the display. This input controls the decimal point. - 16-Segement Display + 16-Segment Display The LED input has 16 bits which control the segments. The second input controls the decimal point. 16-bit bus for driving the LEDs. This input controls the decimal point. @@ -501,7 +501,7 @@ A EEPROM module with separate inputs for storing and output for reading the stored data. The address to read from or write to. Clock input - The data to be stored in the RAM. + The data to be stored in the EEPROM. The data output pin If this input is high the output is activated and the data is visible at the output. If this input is high and when the clock becomes high, the the data is stored. @@ -821,7 +821,7 @@ Expression {0} not supported Operation {0} not supported Error creating the lookup table. - More than one output is active on a wire, causing a short circuit. + More then one output is active on a wire, causing a short circuit. It is not allowed to connect a pull-up and pull-down resistor to the same net. Cannot analyse Node {0} Contains [var] and [not var] @@ -909,7 +909,7 @@ Error parsing the test data. The model component {0} can not be analysed. Error in wiring of power supply at {0}. - The pin nummer {0} is not a integer! + The pin number {0} is not an integer! Error during export to VHDL. No VHDL code for {0} available! No Verilog code for {0} available! @@ -967,7 +967,7 @@ The VHDL simulator ghdl does not seem to be installed. Install ghdl (http://ghdl.free.fr/) and try again. If there are still problems, check the path to the ghdl executable in the Digital settings. - The Verilog simulator Icarus does not seem to be installed. Install ghdl (http://iverilog.icarus.com/) and try again. If there are still problems, check the path to the iverilog executable in the Digital settings. + The Verilog simulator Icarus does not seem to be installed. Install iverilog (http://iverilog.icarus.com/) and try again. If there are still problems, check the path to the iverilog executable in the Digital settings. Error analysing the circuit: {0} Every ROM needs a unique label to be exported! @@ -1045,7 +1045,7 @@ Value The value of the constant. Width - With of symbol if this circuit is used as an component in an other circuit. + Width of symbol if this circuit is used as an component in an other circuit. Height Height of symbol if this circuit is used as an component in an other circuit. Reload at model start @@ -1138,7 +1138,7 @@ the pin assignment when programming a CPLD. If there are several bits, all pin numbers can be specified as a comma-separated list. Number of DIL pins - Number of pins. A zero means that the number od pins is determined automatically. + Number of pins. A zero means that the number of pins is determined automatically. Component tree view is visible at startup. If set, the component tree view is enabled at startup. inverted Inputs @@ -1242,7 +1242,7 @@ Shape The shape to be used for the representation of the circuit in an embedding circuit. In the "Simple" mode, the inputs are displayed on the left and the outputs on the right side of a simple rectangle. - With "Layout", the position of the inputs and outputs and and their orientation in the circuit determines + With "Layout", the position of the inputs and outputs and their orientation in the circuit determines the position of the pins. Here are also pins at the top or bottom possible. When selecting "DIL-Chip", a DIL housing is used to display the circuit. The pin numbers of the inputs and outputs determine the position of the pins in this case. @@ -1478,7 +1478,7 @@ Shows a graph with the measured values in a separate window. Show measurement value table Show table with the measured values in a separate window. - Export tos ZIP file + Export to ZIP file Exports the circuit as a ZIP file. The ZIP file thus contains all the files that are necessary for the operation of the circuit. Label Inputs and Outputs @@ -1571,7 +1571,7 @@ No KV map available! Data will not be updated anymore! Modify this Value - On of the fields contains a invalid value! + One of the fields contains a invalid value! Creation of CHN file. The table is very large, the export may take a while. Start export anyway? @@ -1582,7 +1582,7 @@ Could not close external process! - Check Resukt: + Check Result: Check Starts the application to check if the entered code is correct. If this is not the case, the error message of the external application is displayed. diff --git a/src/main/resources/lang/lang_pt.xml b/src/main/resources/lang/lang_pt.xml new file mode 100644 index 000000000..39df4ea4a --- /dev/null +++ b/src/main/resources/lang/lang_pt.xml @@ -0,0 +1,1811 @@ + + + Endereço + Índice + Geral + Revisão + Data + No. + Valor máximo + A seguir descrevem-se as configurações disponíveis no simulador. + Atributos + Abrir circuito + Incluir circuito: + Abrir circuito em um nova janela. + Ajuda + Mostrar uma breve descrição deste elemento. + Hexadecimal + Decimal + ASCII + Alta impedância + Octal + Binário + Básico + Avançado + Descartar alterações + Editar + Continuar edição + Carregar + Recarregar + Recarregar último arquivo em hexadecimal + Salvar + Criar + Criar circuito em janela separada + Editar o separado + Abrir diálogo como não modal + Navegador + Abrir texto de ajuda no navegador. Permite-se a impressão do texto. + Limpar + Atribuir zeros a todos os valores! + Transições + Todas as possíveis transições serão adicionadas como casos de testes. É usada para criar casos de testes para o próprio simulador. + Novo nome + Salvar incondicionalmente + Substituir + Aplicar + Editar o conteúdo da ROM/EEPROM selecionada + Remover os dados armazenados na ROM selecionada. O conteúdo anterior armazenado na ROM será usado. + Modelo + Criar modelo SVG que possa ser editado pelo Inkscape. + Importar + Importar arquivo SVG. Para criar arquivo SVG adequado, é mais fácil criar o modelo SVG primeiro, e depois editá-lo. + Aviso + Cancelar + Digital + Expressão + Entradas + Saídas + Atributos + + + + + Valor de entrada para a operação lógica em {0}. + Retornar o resultado da operação lógica. + + AND + Porta AND. Retornará 1 somente se todas as entradas também estiverem em 1. + É possível usar barramentos com vários bits tanto para entradas quanto para saídas. Nesse caso, serão executados bit-a-bit. + Isso significa que os bits de menor ordem de todas as entradas estarão conectados à AND e sua saída também será a de menor ordem. + O mesmo ocorrerá para o bit 1, bit 2 e assim por diante. + + NAND + Combinação de AND e NOT. + Retornará 0 somente se todas as entradas estiverem em 1. Se alguma das entradas estiver em 0 a saída irá para 1. + Também é possível usar barramentos com vários bits para as entradas. Nesse caso, a operação se aplicará a cada + bit das entradas. + + OR + Porta OR. Retornará 1 se alguma das entradas estiver em 1. + Se todas as entradas estiverem em 0 a saída também irá para 0. + Também é possível usar barramentos com vários bits tanto para entradas quanto para saídas. Nesse caso, serão executados bit-a-bit. + Isso significa que os bits de menor ordem de todas as entradas estarão conectados à OR e sua saída também será a de menor ordem. + O mesmo ocorrerá para o bit 1, bit 2 e assim por diante. + + NOR + Combinação de OR e NOT. + Retornará 0 se alguma das entradas estiver em 1. Se todas as entradas estiverem em 0 a saída irá para 1. + Também é possível usar barramentos vários bits como entradas. Nesse caso, a operação se aplicará a cada + bit das entradas. + + XOR + Se todas as entradas forem usadas, a saída será 0 para cada par de bits iguais. + Caso contrário a saída será 1. + Se mais do que duas entradas forem usadas, se comportará como portas XOR em cascata ( A XOR B XOR C = (A XOR B) XOR C ). + Também é possível usar barramentos com vários bits como entradas. Nesse caso, a operação se aplicará a cada + bit das entradas. + + XNOR + Combinação de XOR e NOT. As entradas serão combinadas pela operação XOR. + O resultado dEssa operação será então invertido. + Também é possível usar barramentos com vários bits como entradas. Nesse caso, a operação se aplicará a cada + bit das entradas. + + NOT + Inverterá o valor à entrada. Um valor igual a 1 se tornará 0 e um 0 se tornará 1. + Também é possível usar barramentos com vários bits como entradas. Nesse caso, a operação se aplicará a cada + bit das entradas. + + A entrada da porta NOT. + O valor invertido da entrada. + LookUpTable + LUT + Obterá o valor da saída a partir de uma tabela armazenada. + Dessa forma poderá emular qualquer porta combinatória. + + Entrada {0}. Essa entrada em combinação com todas as outras definirá o + endereço do valor armazenado que será retornado. + Retornará o valor armazenado no endereço definido pelas entradas. + Atraso + Atrasará o sinal no tempo de propagação. + Atrasará um sinal por um número de atrasos de porta regulável. + Todos os outros componentes no simulador têm um atraso de porta no tempo de propagação. + Esse componente pode ser usado para implementar qualquer atraso de propagação necessário. + + Entrada do sinal a ser atrasado. + O sinal de entrada atrasado pelo tempo correspondente a um atraso de porta. + + + + + Saída + Pode ser usada para mostrar um sinal de saída do circuito. + Esse elemento também é usado para conectar um circuito a outro integrado. + Nesse caso a conexão é bidirecional. + Também é usado para atribuir um número PIN, se código para CPLD ou FPGA for gerado. + + Este valor é usado para a conexão de saída. + LED + Um LED pode ser usado para visualizar um valor de saída. Aceita um único bit. + Acenderá se a entrada estiver em 1. + Entrada do LED que acenderá se estiver em 1. + + LED RGB + Um LED RGB pode ter sua cor controlada através de três entradas. + Em cada uma das três entradas, um canal de cor estará ligado. + O canal da cor vermelha. + O canal da cor verde. + O canal da cor azul. + + LED com duas conexões. + LED com conexões para o cátodo e o ânodo. O LED acenderá, + se o ânodo estiver ligado ao positivo e o cátodo estiver ligado ao negativo. + A conexão do ânodo do LED. + A conexão do cátodo do LED. + + Entrada + Poderá ser usado para manipuar interativamente um sinal de entrada em um circuito com o + mouse. Esse elemento também poderá ser usado para ligar um circuito a outro integrado. + Nesse caso a conexão é bidirecional. + Também é usado para atribuir um número PIN, se código para CPLD ou FPGA for gerado. + + Fornece o valor ao qual está ligada a essa entrada. + + DIP Switch + Chave DIP que pode ter a saída alta ou baixa. + O valor da chave de saída. + + Entrada do Clock + Um sinal de clock. É possível controlá-lo por um clock de tempo real. + Dependendo da complexidade do circuito, a frequência de clock alcançada pode ser menor que a do valor selecionado. + Se a frequência for maior que 50Hz, a representação gráfica do circuito não será mais atualizada a + cada ciclo de clock de modo que as cores dos fios também não mais serão atualizadas. + Se um clock de tempo real não estiver ativado, o elemento poderá ser controlado por clicks do mouse. + Também é usado para atribuir um número PIN, se código para CPLD ou FPGA for gerado. + + Alternará entre 0 e 1, de acordo com a frequência selecionado do clock. + Botão + Botão simples que voltará ao seu estado original quando liberado. + O sinal de saída do botão. + Texto + Mostrar um texto no circuito. + Não afeta a simulação. + O texto poderá ser alterado pela caixa do diálogo do atributo. + + Ponta de prova + Valor medido que poderá ser exibido na saída gráfica de dados ou na tabela de medições. + Esse componente poderá ser usado para observar facilmente valores de circuitos integrados. + Não afeta a simulação. + + O valor da medição. + + + + + Lâmpada + Lâmpada com duas conexões. Se houver fluxo de corrente, a lâmpada acenderá! + A direção da corrente não importa. A lâmpada acenderá quando as entradas tiverem valores diferentes. + A lâmpada tem funcionamento similar ao da porta XOR. + + Conexão + Conexão + Display de 7-Segmentos + Display de 7-Segmentos, cada segmento possui sua própria entrada de controle. + Essa entrada controlará a linha horizontal superior. + Essa entrada controlará a linha vertical superior direita. + Essa entrada controlará a linha vertical inferior direita. + Essa entrada controlará a linha horizontal inferior. + Essa entrada controlará a linha vertical inferior esquerda. + Essa entrada controlará a linha vertical superior esquerda. + Essa entrada controlará a linha horizontal ao meio. + Essa entrada controlará o ponto decimal. + Cátodo comum. Para ligar os LEDs, essa entrada deverá estar em nível baixo. + Display de 7-Segmentos Hexadecimal + Display de 7-Segmentos com entrada hexadecimal de 4 bits + O valor dessa entrada será exibido no display. + Essa entrada controlará o ponto decimal. + + Display de 16 Segmentos + A entrada do LED input tem 16 bits que controlarão os segmentos. A segunda entrada controlará o ponto decimal. + Barramento de 16-bits para controlar os LEDs. + Essa entrada controlará o ponto decimal. + + Matriz de LEDs + A matrixz de LEDs. Os LEDs serão exibidos em uma janela em separado. + Os LEDs de uma coluna do display serão controlados por uma palavra de controle. Em outra entrada, a coluna corrente será + selecionada. Dessa forma um display multiplexado será obtido. + Os LEDs são capazes de se manter acesos indefinidamente durante a simulação para evitar que o display fique piscando. + + A fileira de LEDs de uma coluna. + Cada bit nessa palavra de dados representa o estado da coluna corrente. + O número da coluna corrente cujo estado estará visível segundo a outra entrada. + Gráfico de dados + Mostrará um gráfico dentro do painel de circuito. + Será possível exibir ciclos completos de clock ou mudanças de portas individuais. + Não afeta a simulação. + + Codificador rotativo + Disco giratório com codificador rotativo. Usado para detectar movimentos de rotação. + sinal A do codificador + sinal A do codificador + + Teclado + Um teclado poderá ser usado para realizar entrada de texto. + Esse componente receberá a entrada, a qual poderá ser lida posteriormente. + Uma janela em separado será aberta para a entrada do texto. + + Clock. Quando da borda de subida, o caractere mais antigo será removido do buffer. + Se em nível alto, a saída D estará ativa e um caractere estará à saída. + Isso também habilitará a entrada de clock. + O último caractere digitado, ou zero se nenhum caractere estiver disponível. + Essa saída indicará que caracteres estarão disponíveis. + Isso poderá ser usado para chavear uma interrupção. + + Terminal + Será possível escrever caracteres ASCII nesse terminal. + O terminal abrirá sua própria janela para exibir a saída. + Clock. Quando da borda de subida, enviará o valor da entrada para a janela do terminal. + Os dados a serem escritos no terminal + Um nível alto nessa entrada habilitará o recebimento do clock. + + + + + Terra + Conexão para terra. A saída será sempre igual a zero. + Saída sempre retornará 0. + Fonte + Conexão à fonte. A saída será sempre igual a um. + Saída sempre retornará 1. + Valor constante + Componente que retornará um dado valor constante. O valor poderá ser atribuído por caixa de diálogo. + Retornará o valor constante dado. + Túnel + Conectará componentes sem fios. Todos os elementos deste tipo, cujos nomes serão os mesmos, + estarão conectados em conjunto. Funcionarão apenas localmente, não sendo possível usá-los em circuitos diferentes. + A conexão a um túnel. + Distribuidor + Distribuirá ou criará um cabo ou barramento de dados para mais de um bit. + Com um barramento será possível, por exemplo gerar conexões de 16-bits sem necessitar o roteamento de 16 fios individuais. + Todas as 16 conexões poderão ser tratadas como um único cabo. + + Os bits de entrada {0}. + O bit de entrada {0}. + Os bits de saída {0}. + O bit de saída {0}. + + Distribuidor bidirectional + Poderá ser usado para barramento de dados e simplificará especialmente a construção de + módulos de memória em um pacote DIL, assim com a implementação desse tipo de barramento. + Quando definido, o valor no terminal de dados comum D será a saída para os bits + D[i], se não, os bits D[i] terão como saída o valor D comum. + A conexão de dados comum. + O primeiro bit de dado {0} do barramento do distribuidor. + + Resistor Pull-Up + Se o circuito estiver em estado de alta impedância, o resistor levará o valor para nível alto. + Em qualquer outro caso, esse componente não terá efeito. + + Um nível alto "fraco". + Resistor Pull-Down + Se o circuito estiver em estado de alta impedância, o resistor levará o valor para nível baixo. + Em qualquer outro caso, esse componente não terá efeito. + + Um nível baixo "fraco". + Driver + Um driver poderá ser usado para conectar um sinal a outro fio. + O driver é controlado pela entrada definida. + Se o sinal de entrada estiver em nível baixo, a saída estará em estado de alta impedância. + Se o sinal de saída estiver em nível alto, a saída será definida pelo valor à entrada. + + O valor de entrada do driver. + Pino para controlar o driver. + Se sua entrada for 1, a saída terá o valor dado à entrada. + Se sua entrada for 0, a saída estará em estado de alta impedância. + + Se a entrada for 1, a saída terá o valor da entrada. + Se seu valor for 0, a saída estará em estado de alta impedância. + + Driver invertido + Um driver poderá ser usado para conectar um sinal a outro fio + O driver é controlado pela entrada definida. + Se sua entrada estiver em nível alto, a saída estará em estado de alta impedância. + Se o sinal de saída estiver em nível baixo, a saída será definida pelo valor à entrada. + + The input value of the driver. + Pin to control the driver. + Se sua entrada for 0, a saída terá o valor dado à entrada. + Se sua entrada for 1, a saída estará em estado de alta impedância. + + Se a entrada for 0, a saída terá o valor da entrada. + Se seu valor for 1, a saída estará em estado de alta impedância. + + + + + + Multiplexador + Um componente que usará o valor de entrada de seleção para direcionar um dos valor escolhido dentre as entradas para a saída. + O valor da primeira entrada do multiplexador {0}. + O valor da entrada selecionada. + Essa entrada será usada para selecionar os dados à entrada que serão direcionados para a saída. + Demultiplexador + Um componente que poderá direcionar um valor de entrada para uma saída escolhida. + As outras saídas terão o valor padrão definido. + O pino que seleciona a saída a ser usada. + O valor dEssa entrada será dado à saída selecionada. + Primeira saída de dados {0}. + Decodificador + Um dos pinos de saída estará em 1, todos as outras saídas estarão em 0. + Saída {0}. essa saída estará em 1 de acordo com a entrada de seleção. + Essa entrada selecionará a saída escolhida. + A saída selecionda terá o valor igual a 1. Todas as outras saídas serão iguais a 0. + Seletor de Bit + Seleciona um único bit do barramento de dados. + O barramento de entrada + Essa entrada selecionará o bit + O bit selecionado. + + Codificador de prioridade + Prioridade + Se um das entradas estiver definida, a saída será o seu número. + Se várias entradas estiverem definidas ao mesmo tempo, a saída será igual ao número mais alto. + Número da entrada definida. + Se essa saída estiver definida, pelo menos uma das entradas também estará. + O valor da primeira entrada do codificador de prioridade {0}. + + + + Flip-flop SR + SR + Um componente que armazenará um único bit. + Oferece funções para armazenar e limpar determinado bit. + Se ambas as entradas forem para 1, ambas as saídas também irão para 1. + Se ambas as entradas forem para 0, ao mesmo tempo, o estado final será aleatório. + + A entrada para armazenar. + A entrada para limpar. + Retornará o valor armazenado. + Retornará o inverso do valor armazenado. + + Flip-flop SR submetido ao clock + SR + Um componente que armazenará um único bit. + Oferece funções para armazenar e limpar determinado bit. + Se ambas as entradas (S, R) estiverem em nível alto quando da subida do clock, o estado final será aleatório. + + A entrada para armazenar. + A entrada do clock. A subida do clock inicia o processo de transição. + A entrada para limpar. + Retornará o valor armazenado. + Retornará o inverso do valor armazenado. + Flip-flop JK + JK + Tem a possibilidade para manter (J=K=0), levar para nível alto (J=1, K=0), levar para níve baixo (J=0, K=1) ou trocar (J=K=1) o valor armazenado. + A mudança de estado ocorrerá somente quando houver uma borda de subida na entrada do clock C. + A entrada para armazenar no flip-flop. + A entrada do clock. Uma borda de subida iniciará a transição de estado. + A entrada para limpar o flip-flop. + Retornará o valor armazenado. + Retornará o inverso do valor armazenado. + Flip-flop D + D + Um componente que armazenará um único bit. + O valor presente no pino D será armazenado na subida do clock no pino C. + A largura de bits poderá ser selecionada, o que permitirá armazenar múltiplos bits. + + Entrada para o bit a ser armazenado. + Entrada do clock para armazenar um valor. + O valor presente no pino D será armazenado na subida do clock nesse pino. + Retornará o valor armazenado. + Retornará o inverso do valor armazenado. + Flip-Flop T + T + Armazenará um único bit. Alternará o valor a cada borda de subida na entrada C. + Habilitará a função de troca. + Entrada de clock. A cada borda de subida, alternará a saída, se a entrada T estiver em 1. + Retornará o valor armazenado. + Retornará o inverso do valor armazenado. + Flip-flop JK, assíncrono + JK-AS + Tem a possibilidade para manter (J=K=0), levar para nível alto (J=1, K=0), levar para níve baixo (J=0, K=1) ou trocar (J=K=1) o valor armazenado. + A mudança de estado ocorrerá somente quando houver uma borda de subida na entrada do clock C. + Há duas entradas adicionais para armazenar ou limpar o estado sem a presença de um sinal de clock. + + A entrada para armazenar do flip-flop. + A entrada do clock. Uma borda de subida iniciará a transição de estado. + A entrada para limpar o flip-flop. + Retornará o valor armazenado. + Retornará o inverso do valor armazenado. + Habilitação assíncrona. Um valor em nível alto nessa entrada levará a saída para nível alto. + Limpeza assíncrona. Um valor em nível alto nessa entraa levará a saída para nível baixo. + Flip-flop D, assíncrono + D-AS + Um componente que armazenará um único bit. + O valor presente no pino D será armazenado na subida do clock no pino C. + Há duas entradas adicionais para armazenar ou limpar o estado imediatamente sem a presença de um sinal de clock. + A largura de bits poderá ser selecionada, o que permitirá armazenar múltiplos bits. + + Entrada do bit a ser armazenado. + Pino de controle para armazenar um bit. O valor presente no pino D será armazenado na subida do sinal nesse pino. + Retornará o valor armazenado. + Retornará o inverso do valor armazenado + Habilitação assíncrona. Um valor em nível alto nessa entrada levará a saída para nível alto. + Limpeza assíncrona. Um valor em nível alto nessa entrada levará a saída para nível baixo. + + Monoflop + Mono + O monoflop será determinado na subida da entrada de clock. + Após um atrado de tempo configurável, o monoflop será limpo automaticamente. + O monoflop poderá ser gatilhável. Isso somente será utilizado se existir apenas um componente de clock presente no circuito. + Esse componente de clock será usado como base de tempo para medir os atrasos. + + Entrada para limpar. Um valor em nível alto irá limpar o monoflop. + A entrada de clock. Uma borda de subida irá engatilhar o monoflop. + Saída + Saída invertida + + + + Register + Reg + Componente para armazenar valores. A largura em bits da palavra de dados poderá ser selecionada. + Diferente do flip-flop D, o registrador possui uma entrada que o habilitará dependendo do clock. + Entrada da palavra de dados a ser armazenada. + Entrada de clock. Na borda de subida armazenará o valor presente no pino D. + Pino para habilitação. O armazenamento do valor funcionará somente se esse pino estiver em nível alto. + Retornará o valor armazenado. + ROM + Componente de memória não-volátil. + Os dados armazenados poderão ser editados por meio da caixa de diálogo de atributos. + + Este pino definirá o endereço da palavra de dados a ser enviada para a saída. + A palavra de dados selecionada se a entrada estiver em nível alto. + Se a entrada estiver em nível alto, a saída será ativada. Se estiver em nível baixo, a saída de dados estará em estado de alta impedância. + + RAM, portas separadas + RAM + Módulo de RAM com portas separadas para armazenar e prover a saída para de dados armazenados. + Endereço onde ler ou gravar. + Entrada de clock + Dados a serem armazenados. + Pino para a saída de dados + Se essa entrada estiver em nível alto, a saída estará ativada e os dados visíveis. + Se essa entrada estiver em nível alto, quando da borda de subida do clock, os dados serão armazenados. + + EEPROM, portas separadas + EEPROM + Módulo de EEPROM com portas separadas para armazenar e prover a saída para de dados armazenados. + Endereço onde ler ou gravar. + Entrada de clock + Dados a serem armazenados + Pino para a saída de dados + Se essa entrada estiver em nível alto, a saída estará ativada e os dados visíveis. + Se essa entrada estiver em nível alto, quando da borda de subida do clock, os dados serão armazenados. + + RAM, porta bidirecional + RAM + Módulo de RAM com pino bidirecional para ler e gravar dados. + Endereço onde ler ou gravar. + Entrada de clock + Conexão de dados bidirectional. + Se essa entrada estiver em nível alto, a saída estará ativada e os dados visíveis. + Se essa entrada estiver em nível alto, quando da borda de subida do clock, os dados serão armazenados. + RAM, seleção de chip + RAM + Módulo de RAM com conexão bidirecional para ler e gravar dados. + Se a entrada CS estiver em nível baixo, o componente estará desabilitado. + Isso permitirá a construção de RAM's maiores a partir de módulos menores e um decodificador de endereços. + Endereço onde ler ou gravar. + Se essa entrada estiver em nível alto, os dados serão gravados na RAM. + Conexão de dados bidirectional. + Se essa entrada estiver em nível alto, essa RAM estará habilitada. De outro modo, a saída estará sempre em estado de alta impedância. + Se essa entrada estiver em nível alto, o valor armazenado estará disponível na saída. + EEPROM + Módulo de EEPROM com conexão bidirecional para ler e gravar dados. + Se a entrada CS estiver em nível baixo, o componente estará desabilitado. + Os dados estarão armazenados tal como em uma ROM. Estarão assim preservados durante, e após, a simulação terminar e quando for reiniciada. + Endereço onde ler ou gravar. + Se essa entrada estiver em nível alto, os dados serão escritos na EEPROM. + Conexão de dados bidirectional. + Se essa entrada estiver em nível alto, essa EEPROM estará habilitada. De outro modo, a saída estará sempre em estado de alta impedância. + Se essa entrada estiver em nível alto, o valor armazenado estará disponível na saída. + RAM gráfica + Gr-RAM + Usada para exibir gráficos bitmap. Tem comportamento semelhante a de uma. Além disso, + exibirá seu conteúdo em ua janela gráfica. Cada pixel será representado por um endereço de memória. O valor armazenado definirá + a cor do pixel, a partir de uma paleta de cores fixa. Haverá dois buffers de tela implementados para dar suporte à mudança de páginas. + A entrada B selecionará o buffer a ser exibido. Assim, o tamanho total da memória será dx * dy * 2 palavras. + + Endereço onde ler ou gravar. + Se essa entrada estiver em nível alto, quando da borda de subida do clock, os dados serão armazenados. + Clock + Se essa entrada estiver em nível alto, os dados armazenados estarão disponíveis na saída. + Selecionará o buffer de tela a ser exibido. + Conexão de dados bidirectional. + + RAM, duas portas + RAM + RAM com uma porta que permitirá leitura e gravação, e uma outra porta + onde apenas a leitura é permitida. + A segunda porta pdoerá ser usada para dar a alguma lógica envolvendo parte gráfica acesso aos conteúdos de memória. Dessa maneira, o processador + poderá escrever na RAM, enquanto a parte gráfica poderá ler da mesma simultaneamente. + Porta de saída 1 + Porta de saída 2 + Endereço onde a porta 1 irá ler ou gravar. + Endereço onde a porta 2 irá acessar para ler . + Clock + Dados a serem armazenados na RAM. + Se essa entrada estiver em nível alto, a saída estará ativada e os dados estarão visíveis em 1D. + Se essa entrada estiver em nível alto, quando da borda de subida do clock, os dados serão armazenados. + + Bloco de registradores + Registrador + Memória com uma porta que permitirá a gravação e duas portas que permitirão leituras simultâneas + Poderá ser usada para implementar registradores em um processador. + Dois registradores poderão ser lidos simultaneamente, enquanto um terceiro poderá ser escrito. + Porta de saída (a) + Porta de saída (b) + Registrador visível à porta (a). + Registrador visível à porta (b). + Registrador no qual os dados serão escritos. + Se essa entrada estiver em nível alto, quando da borda de subida do clock, os dados serão armazenados. + Clock + Dados a serem armazenados no registrador Rw. + + Contador + Contador + Componente que funcionará como contador simples. Dependendo da entrada de clock, será incrementado. + Poderá retornar a zeor mediante udo da entrada clr. + A largura de bits poderá ser determinada por uma caixa de diálogo de atributos. + Entrada de clock. Quando da borda de subida, incrementará o contador. + Limpeza síncrona do contador se igual a 1. + Retornará o valor contado. + Transbordamento de saída (overflow). Esse pino será igual a 1 se o contador exceder seu valor máximo + e a entrada en estiver em 1. + Se estiver em 1, o contador estará habilitado! + + Contador com preset + Contador com valor que poderá ser pré-estabelecido. Além disso, o valor máximo e a direção de contagem também poderão ser especificados. + Contador + Retornará o valor contado. + Saída de transbordamento (overflow output). Se estiver em 1, e a entrada en estiver em 1 e se o + contador alcançar seu valor máximo quando estiver sendo incrementado, ou quando atingir 0 ao ser decrementado. + A entrada de clock. Quando da borda de subida, incrementará o contador. + Limpeza síncrona do contador se igual a 1. + Se estiver em 1, o contador estará habilitado! + Especificará a direção de contagem. Se for 0 será para cima. + Se habilitado, o valor na entrada in será armazenado no contador no próximo sinal do clock. + Palavra de dados a ser armazenada no contador quando (ld) for habilitado. + + + + + Somar + Soma + Componente para realizar uma soma simples. + Somará dois valores inteiros (a+b) presentes nas entradas (a) e (b). + O resultado será incrementado em uma unidade se a entrada de carry estiver em nível alto. + Primeira entrada para somar. + Segunda entrada para somar. + Entrada para carry-in, se estiver em nível alto, irá incrementar uma unidade. + O resultado da soma + Saída carry-out. Estará em nível ato se houver transbordamento (overflow). + Subtrair + Sub + Componente para realizar uma subtração simples. + Subtrairá dois valores inteiros (a-b) presentes nas entradas (a) e (b). + O resultado será decrementado em uma unidade se a entrada de carry estiver em nível alto. + Entrada para carry-in, se estiver em nível alto, irá decrementar de uma unidade. + Primeira entrada para subtrair. + Segunda entrada para subtrair. + O resultado da subtração. + Saída carry-out. Estará em nível ato se houver transbordamento (overflow). + Multiplicar + Mul + Componente para realizar uma multiplicação. + Multiplicará dois valores inteiros (a*b) presentes nas entradas (a) e (b). + + Primeira entrada para multiplicar. + Segunda entrada para multiplicar. + O resultado da multiplicação. + Dividir + Div + Componente para realizar uma divisão. + Dividirá um valor inteiro por outro (a/b), ambos presentes nas entradas (a) e (b). + Se o divisor for zero, o valor igual a 1 será usado no lugar. + Em se tratando de divisão com sinal, o resto será sempre positivo. + + dividendo + divisor + quociente + resto + Registrador de deslocamento + deslocar + A component for bit shifting. + Deslocará o valor na entrada por certo número de bits presente à entrada. + Entrada com os bits a serem deslocados. + Entrada com a largura a ser deslocada. + Saída com o valor deslocado. + Comparador + Componente para comparar valores bit a bit. + Comparará dois valores (a) e (b) presentes às entradas e comporá as saídas correspondentes. + Entrada (a) para comparar. + Entrada (b) para comparar. + Saída com o valor 1, se (a) igual a (b) + Saída com o valor igual a 1, se a entrada (a) for maior que (b) + Saída com o valor igual a 1, se a entrada (a) for menor que (b) + Negação + Neg + Complemento de 2 + Entrada da palavra de dados a qual será aplicada o complemento de 2 + Retornará o resultado da negação em complemento de 2. + Extensor de sinal + SinalEx + Incrementará a larguram em bits de um valor com sinal mantendo seu valor. + Se a entrada for de um único bit, esse valor será disponível em todos os bits da saída. + + Valor da entrada. + A largura em bits da entrada que deverá ser menor que a largura em bits da saída! + Valor da entrada estendida. + A largura em bits da entrada que deverá ser menor que a largura em bits da saída! + Contador de bits + ContaBits + Retornará o número de bits iguais a 1 presentes no valor à entrada. + Entrada para se contar os valores iguais a 1. + Saída com a quantidade de valores iguais a 1. + + + + + Diodo para VDD + Simples diodo unidirecional, usado para levar uma conexão para VDD. + É usada para implementar uma OR de fios. + Para isso é necessário conectar um resistor de pull down à saída do diodo. + Na simulação o diodo se comportará como uma porta ativa com uma tabela-verdade trivalente: + se a entrada estiver em nível alto, a saída também estará. Em todos os outros casos (entrada em nível baixo ou em alta impedância) a saída estará estado de alta impedância. + De modo que dois diodos anti-paralelos poderão manter-se em nível alto, o que não seria possível com diodos reais. + Esse é um diodo ideal: não haverá queda de tensão através de um diodo polarizado diretamente. + Se a entrada estiver em nível alto, a saída também estará. Em todos os outros casos, a saída estará estado de alta impedância. + Se a entrada estiver em nível alto, a saída também estará. Em todos os outros casos, a saída estará estado de alta impedância. + Diode para Terra + Simples diodo unidirecional, usado para levar uma conexão para VDD. + É usada para implementar uma AND de fios. + Para isso é necessário conectar um resistor de pull up à saída do diodo. + Se a entrada estiver em nível baixo, a saída também estará. Em todos os outros casos (entrada em nível baixo ou em alta impedância) a saída estará estado de alta impedância. + De modo que dois diodos anti-paralelos poderão manter-se em nível baixo, o que não seria possível com diodos reais. + Esse é um diodo ideal: não haverá queda de tensão através de um diodo polarizado diretamente. + Se a entrada estiver em nível baixo, a saída também estará. Em todos os outros casos, a saída estará estado de alta impedância. + Se a entrada estiver em nível baixo, a saída também estará. Em todos os outros casos, a saída estará estado de alta impedância. + Chave + Interruptor simples. + Não haverá atraso. Uma mudança de sinal irá propagar imediatamente. + Um das conexões da chave. + + Chave de dois polos + Chave de dois polos. + Não haverá atraso. Uma mudança de sinal irá propagar imediatamente. + + Fusível + Fusível usado para construir uma memória programável uma única vez. + Um das conexões do fusível. + Um das conexões do fusível. + Relé + Relé é uma chave que pode ser controlada por uma bobina. + Se uma corrente fluir pela bobina, a chave fechará ou abrirá. + Não haverá diodo de flyback de modo que an direção da corrente não será relevante. + A chave atuará se as entradas tiverem valores diferentes. + O relé se comportará de forma semelhante à porta XOR. + Uma das entradas para controle do relé. + Uma das entradas para controle do relé. + Relé de dois polos + Relé é uma chave que pode ser controlada por uma bobina. + Se uma corrente fluir pela bobina, a chave fechará ou abrirá. + Não haverá diodo de flyback de modo que an direção da corrente não será relevante. + A chave atuará se as entradas tiverem valores diferentes. + O relé se comportará de forma semelhante à porta XOR. + Uma das entradas para controle do relé. + Uma das entradas para controle do relé. + FET tipo P + Transistor de efeito de campo tipo P. + A base será conectada à referência de tensão positiva e o transistor será simulado sem um diodo interno. + Porta + Fonte + Dreno + FET tipol N + Transistor de efeito de campo tipo N. + A base será conectada à terra e o transistor será simulado sem um diodo interno. + Porta + Fonte + Dreno + FET tipo P com porta flutuante + Transistor de efeito de campo tipo P com porta flutuante. + A base será conectada à terra e o transistor será simulado sem um diodo interno. + Se houver uma carga armazenada na porta flutuante, o transistor não estará conduzindo ainda que a porta esteja em nível baixo. + + Porta + Fonte + Dreino + FET tipo N com porta flutuante + Transistor de efeito de campo tipo N com porta flutuante. + A base será conectada à terra e o transistor será simulado sem um diodo interno. + Se houver uma carga armazenada na porta flutuante, o transistor não estará conduzindo ainda que a porta esteja em nível alto. + Porta + Fonte + Dreno + Porta de transmissão + Uma porta de transmissão real é construída com apenas dois transistores. + Por isso é frequentemente usada para se economizar transistores quando da implementação em silício. + entrada A + entrada B + entrada de controle + entrada de controle invertida + + + + + Caso de teste + Descrever um caso de teste. + Em um teste de caso será possível descrever o comportamento de um circuito. Isso poderá ser automaticamente verificado, ou seja, + se o comportamento realmente corresponde à descrição, ou não, e assim sendo uma mensagem de erro será mostrada. + + Temporização assíncrona + Será permitido a temporização de um circuito sequencial assíncrono, tal como um pipeline de Muller. + O circuito deverá ser iniciado em modo de passo único e deverá alcançar um estado estável logo ao iniciar-se. + O circuito poderá ser então iniciado interativamente ou mediante uma porta de reinicialização. + Não é permitido usar um componente de clock comum nesse modo. + Fonte + Não possui qualquer função. Garante que a alimentação (VDD) e o terra (GND) estarão conectados. + Poderá ser usada em circuitos 74xx para ligar os pinos de alimentação, e assim testar se corretamente conectados. + Deverá ser conectada à fonte de alimentação (VDD)! + Deverá ser conectado ao terra (GND)! + Reiniciar + Saída de reinicialização. + A saída desse componente será mantida em nível alto durante a inicialização do circuito. + Após o circutio se estabilizar, a saída irá para o nível baixo. + Se a saída for invertida, irá se comportar de forma oposta. + Pausa + Irá suspender uma simulação rapidamente se estiver em 1. + Se a entrada desse componente estiver em nível alto, irá parar o clock de avanço rápido. + Poderá ser usado para implementar uma instrução BRK em linguagem de montagem (assembly). + Será possível simular um processador e interromper sua execução quando a instrução BRK for alcançada. + O clock de avanço rápido somente poderá ser usado se o clock de tempo real estiver desabilitado. + + Externo + Componente que executará um processo externo para calcular uma função lógica. + Será usado para especificar o comportamento de um componente mediante VHDL ou Verilog. + A simulação real do comportamento deverá ser provida por meio de um simulador externo. + Até o momento apenas os simuladores ghdl (VHDL) e Icarus Verilog têm suporte. + + + Diodo + Diodo bidirecional simples. Servirá para implementar uma AND ou OR em fios. + Corresponderá a um diodo ideal. não haverá queda de tensão caso o diodo estiver diretamente polarizado. + + + Erro + Pino {0} no componente {1} não é uma entrada ou saída + Um componente de clock comum é necessário. Todos os flip-flops devem ter esse sinal de clock. + O circuito não possui entradas rotuladas + O circuito não possui saídas rotuladas + Interrupção temporizada após {0} ciclos + Expressão {0} não tem suporte + Operação {0} sem suporte + Mais do que uma saída ativa em um fio, causando curto-circuito. + Não é permitido conectar resistor de pull-up e pull-down à mesma rede. + Não é possível analizar o nodo {0} + Contém [var] e [not var] + Pino {0} no componente {1} está duplicado + Componente {0} não encontrado + Valor exato {0} necessário, e não {1} + Flip-flop deve ser conectado ao sinal de clock. + Formato de arquivo inválido + A lógica já está inicializada + Um túnel {0} não está conectado! + Há mais de um clock + Necessários {0} bits, mas {1} bits encontrados + A rede de pino {0} não encontrada + Nenhum clock encontrado + Nenhuma entrada disponível + Nenhum formato encontrado para o componente {0} + Nenhuma conexão na entrada ''{0}'' do componente ''{1}''. Entradas abertas não são permitidas. + Nem todas as saídas têm a mesma largura de bits + Se múltiplas saídas estiverem conectadas, todas deverão ser saídas tri-state. + Nenhuma saída conectada ao fio ({0}). O estado do fio está indefinido. + Tabela sem valor. Pelo menos um resultado é requerido! + Saída {0} não definida + Nenhum rótulo para o pino {0} + Pino {0} com dupla atribuição! + Nenhum = encontrado! + Pino {0} não é de entrada! + Pin {0} não é de saída! + Entradas demais em uso! + Saídas demais em uso! + Pino ausente + Encontrado um pino sem rótulo. + Encontrado um clock sem rótulo. Se houver um clocl integrado, esse deverá ter um rótulo. + Pino {0} nãp encontrado no componente {1} + Pino {0} não encontrado + Pino {0} desconhecido + Oscilação aparente. + Melhor analizar a execução do circuito no modo de execução passo-a-passo. + A porta remota está em uso! Há outra instância em execução? + Número de entradas não coincide com a largura em bits do seletor + Erro de sintaxe na definição do distribuidor {0} + A largura em bits do distribuidor não coincide + Nem todos os bits de entrada estão definidos! + Bits de entrada definidos várias vezes! + Somente são permitidos 64 bits no distribuidor! + Duas entradas requeridas! + Variáveis demais (entradas+flip-flops), são permitidas {0} mas {1} foram encontradas. + Variáveis demais usadas em {0}, + são permitidas {1}, mas {2} foram encontradas. + Variável {0} não permitida em fonte CUPL! + Variável {0} não definida + Token {0} inesperado + Falta fechar parênteses + Valor {0} na linha {1} não é um número! + Valor esperado {0}, mas encontrado {1} na linha {2}! + Token inesperado ({0}) na linha {1}. + Variável {0} não encontrada! + Nenhum sinal de entrada definido no arranjo de testes! + Nenhum sinal de saída definido no arranjo de testes! + Não há dados para testes. + Erro durante a execução de um comando remoto + Não é permitido conectar um resistor de pull up e pull down ao mesmo fio. + Não foi possível abrir o navegador. + Não foi possível criar a pasta {0}! + Não é permitido conectar apenas entradas a uma chave. + O arquivo {0} existe várias vezes abaixo {1}. + Não foi possível encontrar o arquivo {0}. + Erro durante a execução de {0}. + O processo {0} não tem retorno! + O processo retorna um valor diferente de zero {0}: {1} + Erro ao iniciar o instalador externo! + Não há equações mínimas! + A variável {0} está duplicada! + O arquivo precisa ser salvo! + O circuito {0} importa a si mesmo! + O resultado da minimização não está correto.! + Os nomes das variáveis podem não ser únicos. + Iterações demais em uma repetição. + Diodo requer resistores de pull up em todoas as suas saídas! + Diodo requer resistores de pull down em todas as suas saídas! + Sinal de teste {0} não encontrado no circuito! + Somente permitidos {1} bits, mas {0} foram encontrados! + Flip-flops para mais de um bit não são permitidos! + As duas entradas de controle de uma porta de transmissão devem ser invertidas! + O sinal {0} está duplicado! + Erro durante a varredura dos dados para testes. + O componente modelo {0} não pode ser analisado. + Erro ao conectar uma fonte de alimentação a {0}. + O número do pino {0} não é inteiro! + Erro ao exportar para VHDL. + Nenhum código VHDL disponível para {0}! + Nenhum código Verilog disponível para {0}! + Pino {0} sem número! + Erro ao criar os casos de testes! + Valores de tipo {0} não são permitidos! + Falta nome. Todos os pinos têm rótulos (por exemplo)? + Variáves em excesso! + Expressão inválida! + Função {0} não encontrada na linha {1}! + Número de parâmetros incorreto na função {0} na linha {1} (encontrados {2}, esperados {3})! + Valor inválido {0} na função {1}! + O nome do caminho inválido {0}. + Erro ao carregar uma biblioteca. + O arquivo JAR não contém manifesto! + O manifesto não contém uma entrada para a Main-Class! + Não foi possível encontrar a classe {0}! + Não foi possível criar uma instãncia para a classe {0}! + Necessário haver mais bits de entrada que de saída! + ~Não é possível definir pinos físicos para valores constantes! + O string {0} não é um número válido (pos {1})! + O nome {0} não é permitido! + Espaços em branco não são permitidos em nome de arquivo TT2! + A tabela tem colunas demais! + Erro ao gravar arquivo compactado (zip). + Apenas um componente de clock com alta frequência é permitido. + O circuito contém ciclos. Não é possível analisar tal circuito. + Ciclos podem ocorrer se a saída de uma porta é realimentada com entrada da mesma. + O uso de chaves, FETs ou relés podem causar ciclos. + Se um monoflop for usado, deverá haver um único componente de clock! + ROM's definidas nas configurações não têm suporte! + Não foi possível criar um componente do tipo {0}! + + Não foi possível gravar valores no processo externo! + Não foi possível ler valores do processo externo! + Não foi possível criar o processo externo! + Excedido o tempo de leitura para dados do processo externo! + {0} + Dados insuficientes recebidos! + {0} + O texto recebido contém um caractere inválido: {0}! + {1} + O processo terminou de forma inesperada! + {0} + Não foi possível terminar o processo! + Não foi possível iniciar o processo: {0} + O status de saída da aplicação não foi 0, mas {0}: + {1} + Código externo somente pode ser exportado se for em VHDL! + Código externo somente pode ser exportado se for em Verilog! + Se um componente externo for usado várias vezes, o código deverá ser o mesmo! Efeitos: {0} + Não foi possível escrever em stdOut: + {0} + + O simulador de VHDL (ghdl) parece não estar instalado. Recomendável instalar ghdl (http://ghdl.free.fr/) e tentar de novo. Se ainda houver problemas, conferir os caminhos para os executáveis do ghdl nas configuraçãoes do Digital. + + + O simulador Icarus Verilog parece não estar instalado. Recomendável instalar o iverilog (http://iverilog.icarus.com/) e tentar de novo. Se ainda houver problemas, conferir os caminhos para os executáveis do iverilog nas configurações do Digital. + + Erro ao analisar o circuito: {0} + Toda ROM necessita um rótulo único para ser exportada! + O contador necessita de dois bits no mínimo. + O nome "{0}" não é único! + Elementos de clock elements não podem ser usados em modo assíncrono. + Erro ao exportar para Verilog. + Nenhuma memória de programa encontrada! A memória de programa precisa ser indicada como tal. + Erro ao carregar a memória de programa. + Erro durante a leitura do arquivo SVG. + O arquivo SVG contém pinos que não existem no circuito. + + Bits de endereço + Número de bits de endereço usado. + Bits de dados + Número de bits de dados usados. + Cor + A cor do elemento. + Cor de fundo (background) + Cor de fundo para o circuito quando estiver integrado a outro. Não é usada em encapsulamentos DIL. + Ciclos de temporização + Se a quantidade de ciclos for alcançada sem um sinal de interrupção, uma situação de erro se estabelecerá. + Dados + Os valores armazenados nesse elemento. + Valor padrão + Valor definido para o circuito quando for ligado. + No demultiplexador, esse valor será definido para as saídas não selecionadas. + Valor padrão + Valor definido para o circuito quando for ligado. "Z" significa alta impedância. + Entrada tri-state + Se definido, permite-se que a entrada esteja em alta impedância. Em um componente de entrada, + isso também é permitido, se ("Z") estiver definido como valor padrão. + Descrição + Uma breve descrição do elemento e como usá-lo. + Frequência/Hz + Frequência em tempo real a ser usada no clock de tempo real + Usar formatos IEEE 91-1984 + Usar formatos IEEE 91-1984 em lugar dos retangulares + Número de entradass + Número de entradas usado. Cada entrada necessitará estar contectada. + Rótulo + Nome do elemento. + Tamanho + Tamanho do formato no circuito. + Idioma + Idioma na interface gráfica (GUI). Será efetivo apenas após reinicializaçãr. + Nome da rede + ATodas as redes com nomes idênticas estarão ligadas entre si. + Entrada para o distribuidor + Se, por exemplo, quatro bits, dois bits mais outros dois serão usados como entradas, + isso poderá ser configurado como "4,2,2". A quantidade indicará o número de bits. Por conveniência, o asterisco + poderá ser usado: 16 bits poderão ser configurados como "[bits]*[quantidade]", ou seja, "1*16". + Também é possível especificar os bits a serem usados diretamente e em qual ordem. + Por exemplo, "4-7,0-3" configurará os bits 4-7 e 0-3. Essa notação permitirá qualquer arranjo de bits desejado. + Os bits de entrada deverão ser especificados de forma completa e inequívoca. + Saída do distribuidor + Se, por exemplo, quatro bits, dois bits mais outros dois serão usados como saídas, + isso poderá ser configurado como "4,2,2". A quantidade indicará o número de bits. Por conveniência, o asterisco + poderá ser usado: 16 bits poderão ser configurados como "[bits]*[quantidade]", ou seja, "1*16". + Também é possível especificar os bits a serem usados diretamente e em qual ordem. + Os bits de saída poderão ser combinados várias vezes: "0-7,1-6,4-7" + Número de bits do seletor + Número de bits usados na entrada do seletor. + Operação com sinal + Se selecionado, a operação será executada usando valores com sinal (em complemento de 2). + Fechada + Estado inicial definido para a chave. + Valor + Valor de uma constante. + Largura + Largura do símbolo a ser usada se o circuito for componente de outro. + Altura + Altura do símbolo a ser usada se o circuito for componente de outro. + Carga inicial do modelo + Recarregar o arquivo hexadecimal toda vez que o modelo for ligado. + Alternar posição do seletor + Essa opção permitirá deslocar o pino do seletor para o lado oposto. + Formato para número + Formato a ser usado para mostrar números. + ASCIIi + binário + decimal + decimal com sinal + padrão + hexadecimal + Entrada para o deslocamento com sinal + Entrada para o deslocamento em complemento de 2 + Modo + Modo do registrador de deslocamento + Lógico + Rotação + Aritmético + Direção + Definir direção. + esquerda + direita + Número máximo de passos a serem mostrados + Número máximo de valores armazenados. + Se o quantidade máxima for alcançada, os valores mais antigos serão descartados. + Mostrar passo-a-passo + Mostrar todos os passos graficamente. + Rotação + Orientação do elemento no circuito. + Iniciar o clock de tempo real + Se habilitado o clock da execução será iniciado juntamente com a ligação do circuito + Mostrar o gráfico de medidas juntamente com o início da simulação + Quando a simulação iniciar, o gráifco de valore medidos será mostrado. + Mostrar o gráfico de medidas juntamente com o início da simulação passo-a-passo + Quando a simulação iniciar, o gráifco de valore medidos será mostrado passo-a-passo. + Todas as mudanças em portas estarão relacionadas no gráfico. + Mostrar o gráfico de medidas juntamente com o início da simulação + Quando a simulação iniciar, uma tabela com os valores medidos será mostrada. + Linhas + Número de linhas a serem mostradas. + Caracteress por linha + Número de caracteres a serem mostrados em cada linha. + Usar como valor medido + Se definido, o valor será usado como o de medição, e será mostrado no gráfico e também na tabela de dados. + Além disso, um rótulo deverá ser especificado para servir como identificação do valor. + Dados para teste + Descrição de um caso de teste. + Detalhes de sintaxe poderão ser encontrados na caixa de diálogo para ajuda no editor de caso de teste. + Largura em pixels + Largura da tela em pixels. + Altura em pixels + Altura da tela em pixels. + Memória de programa + Tomar o conteúdo da ROM como a memória de programa. Dessa forma, poderá ser acessado por uma IDE externa. + Contador de programa + Tomar o registrador como contador de programa. O valor do registrador será tomado + a partir da IDE do montador externo para marcar a linha de código corrente durante a depuração. + Programado + Se o diodo estiver "programado" ou não ("blown"). + Em uma porta flutuante FET, estará com carga. + Poderá ser definido apenas pela letra 'p'. + Formato + Formato da tela para expressões. + Relé normalmente fechado. + Se o relé estiver fechado, a entrada estará em nível baixo. + Número de polos + Número de polos disponível. + cátodo comum + Se a entrada for selecionada como cátodo comum, também será simulada. + Prevenir o piscamento (flicker) + Se não for possível aumentar a frequência o bastante para que o efeito de piscamento possa desaparecer. + Com essa opção se poderá estabilizar o display mantendo os LEDs ligados até que o cátodo comum vá para nível baixo novamente. + Isso simulará uma frequência acima da crítica para a fusão. + Filtro ATF15xx + Caminho para o filtro ATF15xx. + Fornecer a pasta que contenha os arquivos fit15xx.exe fornecidos pela Microchip (antes ATMEL). + Número do pino + Um campo vazio significará que o sinal não está associado ao pino. + Linhas + Especificação do número de linhas mediante a largura em bits da palavra correspondente. + Bits de endereço das colunas + Endereços das colunas individuais. Três bits corresponderão a oito colunas. + Modificação bloqueada + O circuito está bloqueado. É possível configurar diodos e FGF-FETs. + Número do pino + Número deste pino. Usado para a representação de um circuito com encapsulamento DIL e + quando a a atribuição ao pino for usada na programação de um CPLD. + Se houver vários bits, todos os números de pinos poderão ser especificados por uma lista, separados por vírgulas. + Número de pinos DIL + Número de pinos. Se igual a zero, significa que o número de pinos será determinado automaticamente. + A hierarquia de componentes visível desde a inicialização. + Se definido, fará com que a hierarquia de componentes seja visível desde a inicialização. + Entradas invertidas + É possível selecionar entradas cujos valores serão invertidos. + Tamanho da fonte nos menus [%] + O tamanho das fontes usadas no menu é dada em uma porcentagem do tamanho padrão. + Entrada para habilitação + Se definido, tornará a entrada de habilitação (T) disponível. + Unidirecional + Transistores unidirectionais propagarão um sinal somente da fonte para o dreno. + Eles são muito mais rápidos para simular do que os transistores bidirecionais. Desde que não haja realimentação do dreno para a fonte, nesse modo, + o transistor não poderá causar curto-circuito de fios quando estiver conduzindo. Assim, será possível simular + certos circuitos CMOS. + Ativo em nível baixo + Se selecionada a saída estará em nível baixo, quando o circuito estiver ativo. + Biblioteca + Pasta contendo a biblioteca com sub-circuitos predefinidos. + Contém, por exemplo, os componentes da sére 74xx. Também será possível adicionar circuitos próprios que estejam guardados nesse mesmo lugar. + Deve-se garantir que os nomes de todos os arquivos nessa pasta e subpastas sejam únicos. + Mostrar grade. + Mostrar uma grade na tela principal. + Mapear para o teclado + Botão mapeado para o teclado. + Para usar as teclas do cursor, utilizar as teclas de direção UP, DOWN, LEFT ou RIGHT. + Biblioteca Java + Arquivo jar contendo componentes adicionais implementados em Java. + Mostrar o número de fios em um barramento. + ATENÇÃO: O valor será atualizado somente quando a simulação se iniciar. + Largura em bits da entrada + O número de bits da saída deverá ser maior do que o número de bits da entrada. + Largura em bits da saída + O número de bits da saída deverá ser maior queo o número de bits da entrada. + Tamanho da fonte + Definição do tamanho de fonte a ser usado nesse texto. + Duração + Unidades de tempo do atraso de propagação das portas comuns. + Saída invertida + Se definido, inverterá a saída. + Largura de pulso + A largura de pulso é medida em ciclos de clock. + Propagação + Configuração de como irão se propagar as entradas e saídas no circuito. + Conteúdo das ROM's + Conteúdo de todas as ROM's usadas + + Aplicação + Definição de qual aplicação usar. + Genérico + GHDL + IVerilog + Entradas + Entradas do processo externo. + Lista de nomes de sinais separados por vírgulas. Após cada nome de sinal, separado por dois-pontos, um número de bits + pode ser especificado. As entradas de 8 bits de um somador poderão ser descritas como "a:8,b:8,c_in". + Saídas + As saídas do processo externo. + Lista de nomes de sinais separados por vírgulas. Após cada nome de sinal, separado por dois-pontos, um número de bits + pode ser especificado. As saídas de 8 bits de um somador poderão ser descritas como "a:8,b:8,c_in". "s:8,c_out". + Código de programa + Definição do código de programa a ser executado na aplicação externa. + GHDL + Caminho parao arquivo executável ghdl. Somente será necessário se for desejado usar ghdl para simular + componentes definidos em vhdl. + IVerilog + Caminho para a pasta de instalação do Icarus Verilog. Somente será necessário se for desejado usar iverilog para simular + componentes definidos em verilog. + Valor máximo + Se o valor zero for fornecido, o maior valor possível será usado (todos os bits em 1). + + Saída em nível alto + Valor padrão de saída de um DIP switch quando a simulação iniciar. + + Usar clicks do mouse MacOS. + Usar CTRL-click em lugar de botão direito. + Sem dicas de ferramentas para os componentes no painel principal. + Se definido, nenhuma dica sobre ferramentas para os componentes no painel principal será exibida. + Especialmente no caso de apresentações, essas dicas de ferramentas poderão ser omitidas. + + ATMISP + Caminho para o arquivo executável ATMISP.exe. Se definido, o software ATMISP poderá ser ativado automaticamente! + + Formato customizado + Importar um arquivo SVG + + Memória de programa com carregamento prévio na inicialização. + Quando da simulação de um processador que use uma RAM como memória de programa, + é difícil iniciar o processador porque o conteúdo da RAM sempre começam com zeros. + of the simulation. Essa configuração permitirá a carregar previamente dados na memória de programa. + Para isso, a memória de programa na simulação deverá ser marcada para tal. + + Arquivo de programa + Arquivo que deverá ser carregado na memória de programa ao iniciar-se a simulação + a simulação. + + Formato ampliado + Usará um formato ampliado para visualizar a porta. + Usar formato ampliado por padrão. + Se novas portas forem inseridas, essa opção será selecionada como padrão. + + Formato + Formato a ser usado na representação de circuito integrado a outro. + No modo "Simples", as entradas estarão mostradas à esquerda, e as saídas, à direita de um retângulo. + Em "Layout", as posições de entradas e saídas e suas orientações no circuito definirão as + posições dos pinos. Assim será possível ter pinos nas partes de cima e de baixo. + Se selecionado "DIL-Chip", o encapsulamento DIL será usado para apresentar o circuito. Os números dos pinos das entradas e das saídas + determinarão as posições dos pinos nesse caso. + + Padrão + Simples + DIL-Chip + Layout + Definido pelo usuário + + Orientação + Posição de coordenada relativa ao texto. + embaixo à esquerda + embaixo no centro + embaixo à direita + no centro à direita + em cima à direita + em cima no centro + em cima à esquerda + no centro à esquerda + no centro + + Fio inserido. + Inserção a partir da área de transferência. + Valor ''{0}'' no componente ''{1}'' modificado. + Atributos do componente ''{0}'' modificado. + Fio removido. + Componente ''{0}'' movido ou rotacionado. + Fio movido. + Seleção removida. + Componente ''{0}'' inserido. + Componente ''{0}'' removido. + Fio inserido. + Seleção movida. + Desfazer: {0} + Refazer: {0} + Atributos de circuito modificados. + Medidas ordenadas. + Definição da largura em bitas em {0} nos componentes selecionados. + Atributos modificados nos componentes selecionados. + Dividir um fio em dois outros. + + Lógica + Aritmética + Flip-Flops + Entradas e saídas + Memória + Plexers + Conexões + Chaves + Diversos + mais + RAM + EEPROM + + Sobre + Análises + Analisar o circuito corrente + Cortar + Copiar + Personalizar + Biblioteca + Remover componentes + Remover componente individual selecionado ou grupo de componentes. + Editar + Configurações específicas do circuito + Configurações específicas do circuito afetarão o comportamento do circuito corrente. + Por exemplo, o formato que representará o circuito quando integrado em outro. + Essas configurações serão armazenadas juntamente com o circuito. + Configurações + As configurações globais do simulador especificação, dentre outras coisas, + do idioma, a simbologia a ser usada ou os caminhos para as ferramentas externas. + Parar a simulação + Parar a simulação e permitir a edição do circuito. + Componentes + Exportar + Exportar PNG grande + Exportar PNG pequeno + Exportar SVG + Exportar SVG + LaTeX + Exportar SVG + LaTeX + entrada/saídas pequenas + Exportar GIF animado + Execução rápida + Executará o circuito até que uma interrupção seja detectada por uso de um componente BRK. + Arquivo + Ajuda + Atualizar + Atualizar os componentes do menu. + Ajustar ao tamanho da janela + Execução passo-a-passo + Executar o circuito passo-a-passo + Novo + Criar um circuito novo, vazio. + Novo circuito integrado + Abrirá uma nova janeta para ser criado um novo circuito integrado, que posteriormente poderá ser usado no circuito corrente. + Abrir + Abrir recente + Abrir recente em nova janela + Abrir em nova janela + Abrir circuito em nova janela + Ordenar entradas + Ordenar as entradas para circuito integrado + Ordenar valores medidos + Ordenar os valores medidos em gráficos e tabelas + Ordenar saídas + Ordenas as saídas para circuito integrado. + Colar + Colar em nova janela + O conteúdo da área de transferência será colado na nova janela. + Rotacionar + Simulação + Iniciar a simulação + Iniciar a simulação do circuito. + Salvar + Salvar como + Salvar dados + Salvar dados como arquivo CSV + Teste de velocidade + Calcular a máxima frequência de clock. + Passo + Calcular um avanço em porta simples + Sintetizar + Gerar expressões booleanas mínimas dada a tabela-verdade. + {0} variáveis + Criar + Criar um arquivo fonte CUPL contendo a definição do circuito. + Criar o arquivo contendo descrição segundo o formato Berkeley Logic Interchange Format (BLIF). + Dessa forma o filtro Atmel será iniciado para criar o arquivo JEDEC. + Circuito + Criar um circuito capaz de reproduzir a tabela-verdade. + Circuito com flip-flops JK + Criar um circuito capaz de reproduzir a tabela-verdade. Usar flip-flops JK. + Circuito com portas NAND + Circuito com portas NAND com duas entradas + Usar apenas portas NAND com duas entradas. + Criar um circuito capaz de reproduzir a tabela-verdade com apenas portas NAND. + Circuito com portas NOR + Circuito com portas NOR com duas entradas + Usar somente portas NOR com duas entradas. + Criar um circuito capaz de reproduzir a tabela-verdade com apenas portas NOR. + Circuito com portas de duas entradas + criar circuito, usar apenas portas com duas entradas + Circuito com três entradas + criar circuito, usar portas com no máximo três entradas + Dispositivo + Criar arquivo JEDEC para o dispositivo + Exportar LaTeX + Exportar HEX + É possível carregar um arquivo HEX em uma ROM ou em uma LUT. + Novo + Combinacional + Sequencial + Sequencial bidirecional + Colunas + Reordenar/remover variáveis de entrada + Adicionar variável de entrada + Adicionar uma nova variável de entrada à tabela. + Reordenar/remover colunas de saída + Adicionar coluna de saída + Adicionar uma nova coluna de resultado à tabela. + Definir + Definir X como 0 + Definir "don't cares" como 0. + Definir X como 1 + Definir "don't cares" como 1. + Criar expressões com J/K + Definir todos os valores como X + Definir todos os valores como "don't care". + Definir todos os valores como 0 + Definir todos os valores como zero. + Definir todos os valores como 1 + Definir todos os valores como um. + Apagar + Apagar o conteúdo do terminal. + Visualizar + Zoom In + Zoom Out + Expressão + Criar circuito dada a expressão. + Executar testes + Executar todos os casos de testes + Definir entradas + Usar os valores atuais das entradas como padrão. + Reiniciar diodos e FGFETs + Reiniciar todos os diodos (fusíveis) e FGFETs como "não programados". A configuração vigente dos fusíveis será descartada! + Programar diodo + Componentes + Mostrar a lista de todos os componentes disponíveis. + Caixa de diálogo para ajuda + Mostrar a caixa de diálogo para ajuda com a descrição do circuito corrente. + Memória + Mostrar os conteúdos dos componentes de memória. + Hierarquia de componentes + Mostrar a hierarquia de componentes à esquerda. + K-Map + Mostrar a representação K-map da tabela! + + Funções 74xx especiais + Adicionar prefixo para entrada e saída + Um prefixo será adicionado a todas as entradas e saídas selecionadas. + Isso será usado para simplificar a duplicação de circuitos dentro dos 74xx. + Remover prefixo para entrada e sáida + O primeiro caractere dos rótulos das entradas e saídas será removido. + Isso será usado para simplificar a duplicação de circuitos dentro dos 74xx. + Assistente para pino + Assistente para aplicar números de pinos às entradas e às saídas. + Remover números de pinos + Removerá todos os números de pinos em um circuito + Selecionar pino {0}: + + Desfazer + Reverter a última modificação + Refazer + Aplicar a última modificação revertida de novo. + Mostrar gráfico + Mostrar os dados em forma gráfica. + Mostrar tabela + Mostrar valores com uma tabela. + Adicionar fonte de alimentação + Adicionar uma fonte de potência para o circuito. + Exportar para VHDL + Exportar o circuito para VHDL + Exportar para Verilog + Exportar o circuito para Verilog + Documentação + Abrir {0} + Erro ao abrir arquivo PDF! + + Mostrar o gráfico de medições + Mostrar o gráfico com os valores medidos em janela separada. + Mostrar tabela com valores medidos + Mostrar tabela com valores medidos em janela separada. + Exportar para arquivo ZIP + Exportar o circuito para um arquivo ZIP. + O arquivo ZIP conterá todos os arquivos que forem necessários para a operação do circuito. + Rotular entradas e saídas + Definir rótulo para entradas e saídas que não tiverem algum. + + + <h1>Digital</h1>Um simulator simples para circuitos digitais. + Elaborado por H. Neemann em 2016-2018. + + Os ícones foram tomados de <a href="http://tango.freedesktop.org">Tango Desktop Project</a>. + + Para conhecer melhor o projeto, visitar <a href="https://github.com/hneemann/[[name]]">GitHub</a>. + Última versão disponível em <a href="https://github.com/hneemann/[[name]]/releases/latest">download</a>. + + Questões poderão ser endereçadas para <a href="https://github.com/hneemann/[[name]]/issues/new?body=version:%20[[version]]&labels=bug">issue</a> ou sugestões + para <a href="https://github.com/hneemann/[[name]]/issues/new?labels=enhancement">enhancement</a>. + + {0} nodos + Erro ao analisar o circuito + Erro durante a mudança de estado do clock + Cor + Erro ao calcular um passo + Erro ao criar o circuito + Erro durante a simplificação + Erro durante a criação da configuração de hardware. + Erro ao editar um valor de atributo + Erro ao importar o circuito {0}! + Erro ao atualizar a biblioteca de componentes!! + Erro ao ler arquivo + Erro ao escrever arquivo + Erro durante execução rápida + A frequência máxima é de {0} kHz + Formato {0} não encontrado + Atribuição de pino + Pino {0}: {1} + Reinicialização é necessária para que as mudanças possam ter efeito! + Comando {0} desconhecido! + Entrar com uma expressão: + Erro ao executar os testes: + Resultado de teste + {0} com êxito + {0} com falha + E: {0} / F: {1} + Erro ao criar a ajuda! + A área de transferência não contém dados para importar! + Selecionado um arquivo vazio! + Durante a execução de testes {0} um erro foi encontrado! + Mensagem de filtro externo + Execução de filtro externo + Circuito corrente + O nome de arquivo selecionado não pode ser importado para o projeto corrente! + O nome de arquivo não é único! + Todos os arquivos na pasta de trabalho e em todas as subpastas deverão ter nomes únicos. Isso também se aplicará + à pasta com a biblioteca. Se a pasta de trabalho contiver um arquivo 7400.dig, esse não poderá ser usado or ou buscado em + biblioteca. + Se houver um arquivo 7400.dig na pasta de trabalho, não poderá ser usado ou buscado em biblioteca, + porque esse nome de arquivo não poderá mais ser usado. + + Há vários arquivos com nomes idênticos, os quais não poderão ser usados + de forma exclusiva! Nessa condição estão: + e {0} mais. + O arquivo ainda não foi importado. + O arquivo {0} já existe! Sobrescrever? + (Entradas demais!) + Todos os testes foram executados, mas nem todos os resultados mostrados. + A avaliação dos resultados de testes, no entando, é considerada correta! + A edição do circuito está suspensa. O bloqueio poderá ser removido em + "{0} -> {1} -> {2}". + Entretanto, copiar componentes e a configuração de diodos e FG-FETs será possível pelo uso da tecla [P] mesmo durante o bloqueio. + Erro durante o teste de velocidade! + Pino {0} + Assistente para a numeração + Quadros escritos: {0} + Erro ao gravar o arquivo GIF! + Pronto + O arquivo GIF está completo e fechado. + Exportar GIF + causado por + entradas a inverter + nenhum + Não foi possível determinar os nomes dos pinos. + Ocorrido no arquivo {0}. + Afetados estão: {0}. + Sinal {0} + Para executar a análise do circuito, todas as entradas e saídas + deverão ser únicos! + Não há números PIN atribuídos aos pinos {0}! + Pinos livres receberão atribuição automática. O circuito não poderá, portanto, ser usado em um hardware real na maioria dos casos! + Somente será possível exportar um circuito sem erros! + Nenhum KV- map disponível! + Dados não serão mais atualizados! + Modificar esse valor + Um dos campos contém valor inválido! + Criação de arquivo CHN. + O tamanho da tabela exigirá um tempo bem maior para sua exportação. + Iniciar a exportação assim mesmo? + Para criar a descrição de hardware, um circuito deverá ser criado e analisado. + Uma tabela-verdade sozinha não poderá ser usada para gerar uma descrição de hardware. + ROM's incluídas + não há dados + + Não foi possível fechar o processo externo! + + Verificar resultadot: + Verificar + Iniciar a aplicação para verificar se um código fornecido está correto. + Se esse não for o caso, a mensagem de erro para aplicação externa será apresentada. + Se possível, as definições de entradas e saídas também serão adaptadas a paritr desse código. + Arquivo executável "{0}" não encontrado! + Entrar texto! + + Iniciar ATMISP + Iniciar o programa externo ATMISP. Esse deverá estar previamente instalado. + Erro ao iniciar ATMISP! + O caminho para o arquivo executável ATMISP.exe especificado nas configurações está correto? + ATMISP já está em execução! + Após o fechamento desse diálogo, o ATMISP será encerrado! + Certificar-se que o processo esteja completo antes de fechar esse diálogo! + + Executar todos os testes + Executar todos os testes na pasta corrente. + {0} linhas de testes aprovadas + Arquivo testado + Tabela-verdade + Erro ao importar o arquivo SVG. + Erro ao criar o modelo SVG. + + OK + 0° + 180° + 270° + 90° + {0} meio ciclos + Remover o item selecionado + Mover o item para baixo + Mover o item para cima + Todas as soluções possíveis + Confirmar a saída! + Medidas + Medidas na maior velocidde + Medidas no modo passo-a-passo + Salvar alterações? + Estado alterado! + Tabela + Exportar + Selecionar + Dados de teste {0} + Dados + Entrada {0} + Mapa de Karnaugh + + Ajuda + + Conteúdo de ROM Central + +

Motivação

+ Quando um circuito contendo uma é incorporado múltiplas vezes, os conteúdos da ROM + serão normalmente utilizados em cada instância desse circuito. Sob certas circunstâncias, + no entanto, poderá ser desejável que tal circuito possa ser incorporado várias vezes, + mas com diferentes conteúdos em ROM para cada instância.
+ Esse problema ocorre, por exemplo, se uma ROM 74xx for usada várias vezes, mas com diferentes + conteúdos de memória.
+

Função

+ Nesse local, portanto, os conteúdos poderão ser definidos para todas as ROM's no circuito. + Quando o modelo de simulação for gerado, cada ROM será inicializada com os conteúdos armazenados + diretamente na respectiva ROM. Em seguida será verificado se há um conteúdo alternativo + definido aqui. Se esse for o caso, o conteúdo definido aqui será carregado na respectiva ROM. +

Uso

+ Deve-se notar que cada ROM irá requerer um nome único usado como identificação. + Para isso, usar o asterico ('*') no rótulo da ROM. O asterisco será então substituído pelo caminho completo + constituído pelos nomes dos circuitos integrados. + Se um circuito contiver apenas uma única ROM, isso será suficiente para se usar o asterisco como rótulo. + Todos os circuitos integrados deverão term nomes únicos para cada ROM. + + ]]> + + + +

Nova versão {0} disponível

+

Há uma nova versão do simulador disponível.

+

Em Release Notes + poderão ser encontradas as alterações e melhorias.

+

Em download se poderá encontrar a nova versão.

+ + ]]> + + Expresões + Para definir uma expressão poderão ser usadas todas as notações mais comuns: + + And: "&", "&&", "*", "∧" + Or: "|", "||", "+", "∨", "#" + XOr: "^", "⊻" + Not: "!", "~", "¬" + + Como usual AND tem precedência sobre OR e XOR. + + Múltiplas expressões poderão ser separadas por "," ou ";". + Se desejado dar nome às expressões se poderá usar o comando "let" + "let U=A+B, let V=A*B" + Arranjos de teste + + + +

A primeira linha deverá conter os nomes das entradas e das saídas. +As linhas seguintes deverão conter os valores esperados. +Um 'X' representará um "don't care", e um 'Z' representará um valor em alta impedância. +Se um 'C' for usado, inicialmente, todos os outros valores serão definidos, e após um ciclo de clock +seus valores serão comparados. Dessa forma será mais fácil testar lógica sequencial. +Um linha que for iniciada por um sinal ('#') será um comentário.

+ +

Dessa forma um teste para um contador de 2-bits poderia se parecer com isso:

+ +
+C Q1 Q0
+0 0  0
+C 0  1
+C 1  0
+C 1  1
+C 0  0
+
+ +

The tests are executed by Run->Testes de execução.

+

+Para tornar mais fácil a criação de muitos arranjos de testes, há o comando 'repeat([n])': +Se um linha começar por 'repeat([n])', [n] linhas de testes serão geradas. +A variável 'n' poderá ser usada para gerar os dados de testes. Por exemplo, 'repeat(16)' +16 linhas serão criadas, onde n variar de 0 até 15. Se houver entradas com múltiplos bits, +e esses forem definidos juntos por um valor binário, isso poderá ser feito usando o comando +'bits([bits], [valor])'. Isso poderá ser usado para criar [bits] com esse [valor].

+ +

A seguir há um exemplo para testar um somador de 4-bits:

+ +
+           C_i-1  A_3 A_2 A_1 A_0  B_3 B_2 B_1 B_0  C_i S_3 S_2 S_1 S_0
+repeat(256)  0    bits(4,n>>4)     bits(4,n)        bits(5,(n>>4)+(n&15))
+repeat(256)  1    bits(4,n>>4)     bits(4,n)        bits(5,(n>>4)+(n&15)+1)
+
+ +

Os sinais de entrada serão o carry-in (C_i-1) e os oito bits de entrada A_3-A_0 e B_3-B_0. +Os 4 bits de entrada serão gerados pela instrução 'bits'. O resultado (C_i, S_3-S_0) também serão gerados +pela mesma instrução 'bits'. +Isso irá ocorrer um vez com C_i-1 = 0 e na próxima linha com C_i-1 = 1. +Dessa forma, 512 linhas de testes serão gerados para cobrir todas as configurações possíveis das entradas.

+

Se múltiplas linhas forem repetidas, ou se repetições aninhadas forem requeridas, o comando de repetição +poderá ser usado. O exemplo acima poderia ser implementado como mostrado a seguir:

+ +
+           C_i-1  A_3 A_2 A_1 A_0  B_3 B_2 B_1 B_0  C_i S_3 S_2 S_1 S_0
+loop(a,16)
+  loop(b,16)
+             0    bits(4,a)        bits(4,b)        bits(5,a+b)
+             1    bits(4,a)        bits(4,b)        bits(5,a+b+1)
+  end loop
+end loop
+
+ +

Poderia ser útil para gerar valores aleatórios para casos de testes. +Isso poderá ser criado pela função 'random([n])'. O valor gerado será maior ou igual a +zero e menor que [n]. Considerando um multiplicador de 16-bits como exemplo, +um teste completo não poderá ser executado pois deveria ter 2^32 combinações das entradas. +Um teste de regressão para multiplicar 100000 valores aleatórios poderia se parecer como isso:

+ +
+   A    B      Y
+loop(i,100000)
+  let a = random(1<<16);
+  let b = random(1<<16);
+  (a)  (b)   (a*b)
+end loop
+
+ +

Uma entrada que permita um valor em alta impedância também poderá ser usada como valor de saída de teste. +Nesse caso, o nome do sinal poderá ser usado com o sufixo "_out" para ser lido de volta e ter o valor comparado. +Para isso, a entrada correspondente deverá ser definida como de alta impedância ('Z').

+ +
OE CLK D D_out
+0   0  0 0
+0   C  1 1
+1   0  z 1
+0   C  0 0
+1   0  z 0
+
+ +

O circuito para esse teste deverá ter apenas uma entrada 'D', a qual poderá estar em estado de alta impedância. +Portanto, o sinal 'D_out' também será avaliado para checar o valor desse caso.

+ +]]> + + Máquina de Estados Finitos (FSM) + Nenhuma transição + Transições + Transições+Estados + definido {0} + Máquina de Estados Finitos (FSM) + Abrir uma caixa de diálogo para editar a Máquina de Estados Finitos (FSM). + Criar + Tabela de transições de estado + Criar contador + {0} estados + Ajuda para operar o editor FSM. + A FSM não é determinística: {0} + Estado número {0} usada duas vezes. + Não há estado inicial (estado inicial zero). + Estado ''{0}'' não encontrado! + Atribuição errada para a saída (''{0}'')! + Erro na condição ''{0}''! + Número do Estado + O número que representa esse estado. + Saídas + Definirá os valores de saídas. + Com atribuições simples como "A=1, B=0" as saídas poderão ser definidas. + Com instruções como "A=101", saídas com múltiplos bits poderão ser definidas. + Saídas que não forem definidas aqui terão valor igual a zero nos estados. + Para transições, saídas não especificas permanecerão inalteradas. + Condição + Uma expressão booleana. + Raio + Raio do círculo. + Não é possível criar a tabela de transições de estado. + Novo estado + Erro ao carregar um arquivo! + Erro ao armazenar um arquivo! + Ajuda do editor de FSM + + +

Operação do mouse

+
+
Criar um estado:
+
Clicar o botão direito do mouse em área livre.
+
Criar uma transição:
+
Pressionar o botão direito do mouse no estado de origem e arrastar até o estado de destino.
+
Remover um estado ou uma transição:
+
Mover o mouse sobre o objeto e pressionar o botão [Del].
+
Mover um estado ou uma transição:
+
Pressionar o botão esquerdo do mouse e arrastar.
+
Editar um estado ou uma transição:
+
Clicar o botão direito do mouse sobre o estado ou a transição.
+
+

Função de ajuda para layout

+
+
nenhum movimento:
+
A função de ajuda para layout desabilitada.
+
Transições:
+
A função de ajuda para layout moverá as setas da transição para evitar sobreposições.
+
Transições+Estados
+
A função de ajuda para layout moverá ambos, estados e transitções, para ajudar a criar um layout bem equilibrado.
+
+

Interpretação das transições

+ Para simplificar a geração de um autômato determinístico, transições incondicionais serão tratadas de forma especial: + uma transição incondicional somente será executada se nenhuma outra satisfizer a condição de transição. + Portanto, não poderá haver uma transição incondicional e transições condicionais que comecem no mesmo estado. + Uma transição incondicional determinará para qual estado a máquina de estado se deslocará, se nenhuma outra transição + condição puder ser atendida. + Se não houver nenhuma transição incondicional a partir de um estado, a máquina permanecerá nesse estado se nenhuma outra + condição de transição puder ser atendida. +]]> + + \ No newline at end of file diff --git a/src/main/resources/lang/lang_pt_ref.xml b/src/main/resources/lang/lang_pt_ref.xml new file mode 100644 index 000000000..3fa1350fc --- /dev/null +++ b/src/main/resources/lang/lang_pt_ref.xml @@ -0,0 +1,1844 @@ + + + + Address + Table of Contents + General + Revision + Date + No. + maximum + The following describes the available settings of the simulator. + Attributes + Open Circuit + Included circuit: + Opens the circuit in a new window. + Help + Shows a short description of this element. + Hex + Decimal + Ascii + HighZ + Octal + Binary + Basic + Advanced + Discard Changes + Edit + Continue editing + Load + Reload + Reload last hex file + Save + Create + Create a circuit in a separate window + Edit detached + Opens the dialog as a non modal dialog + Browser + Opens help text in the browser. Allows to print the text. + Clear + All values are set to zero! + Transitions + All possible transitions are added as test cases. Is used to create test cases to test the simulator itself. + New Name + Save anyway + Overwrite + Apply + Edits the content of the selected ROM/EEPROM + Removes the stored data for the selected ROM. The content which is stored in the ROM directly is used instead. + Template + Creates an SVG template which can then be edited with Inkscape. + Import + Import an SVG file. To create a suitable SVG file, it is easiest to first create + a SVG template and then edit it. + Warning + Cancel + Digital + Expression + Inputs + Outputs + Attributes + + + + + The {0}. input value for the logic operation. + Returns the result of the logic operation. + + And + Binary AND gate. Returns high only if all inputs are also set high. + It is also possible to use buses with several bits as inputs and output. In this case, a bitwise AND is executed. + This means that the lowest bits of all inputs are connected with AND and is output as the lowest bit at the output. + The same happens with bit 1, bit 2 and so on. + + NAnd + A combination of AND and NOT. + Returns 0 only if all inputs are set to 1. If one of the inputs is set to 0 the output is set to 1. + It is also possible to use buses with several bits per input. In this case, the operation is applied to each + bit of the inputs. + + Or + Binary OR gate. Returns a 1 if one of the inputs is set to 1. + If all inputs are set to 0 the output is also set to 0. + It is also possible to use buses with several bits as inputs and output. In this case, a bitwise OR is executed. + This means that the lowest bits of all inputs are connected with OR and is output as the lowest bit at the output. + The same happens with bit 1, bit 2 and so on. + + NOr + A combination of OR and NOT. + Returns a 0 if one of the inputs is set to 1. If all inputs are set to 0 the output is also set to 1. + It is also possible to use buses with several bits per input. In this case, the operation is applied to each + bit of the inputs. + + XOr + If two inputs are used, the output is 0 if both input bits are equal. + Otherwise the output in set to 1. + If more than two inputs are used, it behaves like cascaded XOR gates ( A XOR B XOR C = (A XOR B) XOR C ). + It is also possible to use buses with several bits per input. In this case, the operation is applied to each + bit of the inputs. + + XNOr + A combination of XOR and NOT. The inputs are combined with the XOR operation. + The result of this operation than is inverted. + It is also possible to use buses with several bits per input. In this case, the operation is applied to each + bit of the inputs. + + Not + Inverts the input value. A 1 becomes a 0 and a 0 becomes 1. + It is also possible to use a bus with several bits per input. In this case, the operation is applied to each + bit of the inputs. + + The input of the NOT gate. + The inverted input value. + Lookup Table + LUT + Gets the output value from a stored table. + So this gate can emulate every combinatorial gate. + + Input {0}. This input in combination with all other inputs defines the + address of the stored value to be returned. + Returns the stored value at the address set via the inputs. + Delay + Delays the signal by on propagation delay time. + Delays a signal for an adjustable number of gate delays. + All other components in Digital have a gate delay of on propagation delay time. + This component can be used to realize any necessary propagation delay. + + Input of the signal to be delayed. + The input signal delayed by one gate delay time. + + + + + Out + Can be used to display an output signal in a circuit. + This element is also used to connect a circuit to an embedding circuit. + In this case the connection is bidirectional. + Is also used to assign an pin number, if code for a CPLD or FPGA is generated. + + This value is used for the output connection. + LED + A LED can be used to visualize an output value. Accepts a single bit. + Lights up if the input is set to 1. + LED Input. LED lights up if the input is set to 1. + + RGB-LED + An RGB LED whose color can be controlled via three inputs. + At each of the three inputs, a color channel is connected. + The red color channel. + The green color channel. + The blue color channel. + + LED with two connections. + LED with connections for the cathode and the anode. The LED lights up, + if the anode is connected to high and the cathode is connected to low. + The anode connection of the LED. + The cathode connection of the LED. + + Input + Can be used to interactively manipulate an input signal in a circuit with the + mouse. This element is also used to connect a circuit to an embedding circuit. + In this case the connection is bidirectional. + Is also used to assign an pin number, if code for a CPLD or FPGA is generated. + + Gives the value which is connected to this input. + + DIP Switch + Simple DIP switch that can output either high or low. + The output value of the switch. + + Clock Input + A clock signal. Its possible to control it by a real-time clock. + Depending on the complexity of the circuit, the clock frequency achieved may be less than the selected value. + If the frequency is greater than 50Hz, the graphic representation of the circuit will no longer be updated at + every clock cycle so that the wire colors will no longer be updated. + If the real-time clock is not activated, the clock can be controlled by mouse clicks. + Is also used to assign an pin number, if code for a CPLD or FPGA is generated. + + Switches between 0 and 1 with the selected clock frequency. + Button + A simple push button which goes back to its original state when it is released. + The output signal of the button. + Text + Shows a text in the circuit. + Does not affect the simulation. + The text can be changed in the attribute dialog. + + Probe + A measurement value which can be shown in the data graph or measurement table. + This component can be used to easily observe values from embedded circuits. + Does not affect the simulation. + + The measurement value. + + + + + Light Bulb + Light bulb with two connections. If a current flows, the bulb lights up! + The direction of the current does not matter. The lamp lights when the inputs have different values. + The bulb behaves similar to an XOr gate. + + Connection + Connection + Seven-Segment Display + Seven Segment Display, every segment has its own control input. + This input controls the upper, horizontal line. + This input controls the upper, right, vertical line. + This input controls the lower, right, vertical line. + This input controls the lower horizontal line. + This input controls the lower, left, vertical line. + This input controls the upper, left, vertical line. + This input controls the middle, horizontal line. + This input controls the decimal point. + Common Cathode. To turn on the LEDs, this input needs to be low. + Seven-Segment-Hex Display + Seven Segment Display with a 4 bit hex input + The value at this input is visualized at the display. + This input controls the decimal point. + + 16-Segment Display + The LED input has 16 bits which control the segments. The second input controls the decimal point. + 16-bit bus for driving the LEDs. + This input controls the decimal point. + + LED-Matrix + A matrix of LEDs. The LEDs are shown in a separate window. + The LEDs of a column of the display are controlled by a data word. At another input, the current column is + selected. So a multiplexed display is realized. + The LEDs are able to light up indefinitely in the simulation to prevent the display from flickering. + + The row state of the LEDs of a column. + Each bit in this data word represents the state of a row of the current column. + The number of the current column whose state is currently visible at the other input. + Data Graph + Shows a data plot inside of the circuit panel. + You can plot complete clock cycles or single gate changes. + Does not affect the simulation. + + Rotary Encoder + Rotary knob with rotary encoder. Used to detect rotational movements. + encoder signal A + encoder signal B + + Keyboard + A keyboard that can be used to enter text. + This component buffers the input, which can then be read out. + A separate window is opened for the text input. + + Clock. A rising edge removes the oldest character from the buffer. + If high the output D is active and one character is output. + It also enables the clock input. + The last typed character, or zero if no character is available. + This output indicates that characters are available. + It can be used to trigger an interrupt. + + Terminal + You can write ASCII characters to this terminal. + The terminal opens its own window to visualize the output. + Clock. A rising edge writes the value at the input to the terminal window. + The data to write to the terminal + A high at this input enables the clock input. + + + + + Ground + A connection to ground. Output is always zero. + Output always returns 0. + Supply voltage + A connection to the supply voltage. Output is always one. + This output always returns 1. + Constant value + A component which returns a given value as a simple constant value. The value can be set in the attribute dialog. + Returns the given value as a constant. + Tunnel + Connects components without a wire. All tunnel elements, which have the same net name, + are connected together. Works only locally, so it is not possible to connect different circuits. + The connection to the tunnel. + Splitter + Splits or creates a wire bundle or a data bus with more than one bit. + With a bus it is e.g. possible to generate 16-bit connections without having to route 16 individual wires. + All 16 connections can be merged into one wire. + + The input bits {0}. + The input bit {0}. + The output bits {0}. + The output bit {0}. + + Bidirectional Splitter + Can be used for data buses and simplifies especially the construction of + memory modules in a DIL package, as the implementation of the data bus is simplified. + When set, the value at the common data terminal D is output to the bit + outputs D[i], if not, the bits D[i] are output to the common output D. + The common data connection. + The data bit {0} of the bus splitter. + + Pull-Up Resistor + If a net is in a HighZ state, this resistor pulls the net to high. + In any other case this component has no effect. + + A "weak high". + Pull-Down Resistor + If the net is in a HighZ state, this resistor pulls the net to ground. + In any other case this component has no effect. + + A "weak low". + Driver + A driver can be used to connect a signal value to another wire. + The driver is controlled by the sel input. + If the sel input is low, the output is in high z state. + If the sel input is high, the output is set to the input value. + + The input value of the driver. + Pin to control the driver. + If its value is 1 the input is set to the output. + If the value is 0, the output is in high z state. + + If the sel input is 1 the input is given to this output. + If the sel input is 0, this output is in high z state. + + Driver, inverted select + A driver can be used to connect a data word to another line. + The driver is controlled by the sel input. + If the sel input is high, the output is in high z state. + If the sel input is low, the output is set to the input value. + + The input value of the driver. + Pin to control the driver. + If its value is 0 the input is given to the output. + If the value is 1, the output is in high z state. + + If the sel input is 0 the input is given to this output. + If the sel input is 1, this output is in high z state. + + + + + + Multiplexer + A component which uses the value of the sel pin to decide which input value is set to the output. + The {0}. data input of the multiplexer. + The value of the selected input. + This input is used to select the data input which is output. + Demultiplexer + A component that can output the input value to one of the outputs. + The other outputs are set to the default value. + This pin selects the output to use. + The value of this input is given to the selected data output. + Data output {0}. + Decoder + One selectable output pin is 1, all other outputs are set to 0. + Output {0}. This output is 1 if selected by the sel input. + This input selects the enabled output. + The selected output is set to 1. All other outputs are set to 0. + Bit Selector + Selects a single bit from a data bus. + The input bus + This input selects the bit + The selected bit. + + Priority Encoder + Priority + If one of the inputs is set, its number is output. + If several inputs are set at the same time, the highest number is output. + Number of the set input. + If this output is set, at least one of the inputs is set. + The {0}. input of the priority encoder. + + + + RS-Flip-flop + RS + A component to store a single bit. + Provides the functions "set" and "reset" to set or reset the stored bit. + If both inputs are switched to one, both outputs also output a one. + If both inputs switch back to zero at the same time, the final state is random. + + The set input. + The reset input. + Returns the stored value. + Returns the inverted stored value. + + RS-Flip-flop, clocked + RS + A component to store a single bit. + Provides the functions "set" and "reset" to set or reset the stored bit. + If both inputs (S, R) are set at the rising edge of the clock, the final state is random. + + The set input. + The clock input. A rising edge initiates a state transition. + The reset input. + Returns the stored value. + Returns the inverted stored value. + JK-Flip-flop + JK + Has the possibility to store (J=K=0), set (J=1, K=0), reset (J=0, K=1) or toggle (J=K=1) the stored value. + A change of state takes place only at a rising edge at the clock input C. + The set input of the flip-flop. + The clock input. A rising edge initiates a state change. + The reset input of the flip-flop. + Returns the stored value. + Returns the inverted stored value. + D-Flip-flop + D + A component used to store a value. + The value on pin D is stored on a rising edge of the clock pin C. + The bit width can be selected, which allows to store multiple bits. + + Input of the bit to be stored. + Clock pin to store a value. + The value on input D is stored on a rising edge of this pin. + Returns the stored value. + Returns the inverted stored value. + T-Flip-Flop + T + Stores a single bit. Toggles the state on a rising edge at input C. + Enables the toggle function. + Clock input. A rising edge toggles the output, if input T is set to 1. + Returns the stored value. + Returns the inverted stored value. + JK-Flip-flop, asynchronous + JK-AS + Has the possibility to store (J=K=0), set (J=1, K=0), reset (J=0, K=1) or toggle (J=K=1) the stored value. + A change of state takes place only at a rising edge at the clock input C. + There are two additional inputs which set or reset the state immediately without a clock signal. + + The set input of the flip-flop. + The Clock input. A rising edge initiates a state change. + The reset input of the flip-flop. + Returns the stored value. + Returns the inverted stored value. + asynchronous set. A high value at this input sets the flip-flop. + asynchronous clear. A high value at this input clears the flip-flop. + D-Flip-flop, asynchronous + D-AS + A component used to store a value. + The value on pin D is stored on a rising edge of the clock pin C. + There are two additional inputs which set or reset the state immediately without a clock signal. + The bit width can be selected, which allows to store multiple bits. + + Input of the bit to be stored. + Control pin to store a bit. The bit on input D is stored on a rising edge of this pin. + Returns the stored value. + Returns the inverted stored value. + asynchronous set. If set to one, all stored bits are set to one. + asynchronous clear. If set to one, all stored bits are set to zero. + + Monoflop + Mono + The monoflop is set at a rising edge at the clock input. + After a configurable delay time, the monoflop will be cleared automatically. + The monoflop is retriggerable. It can only be used if there is exactly one clock component present in the circuit. + This clock component is used as time base to measure the time delay. + + Reset Input. A high value clears the monoflop. + The Clock input. A rising edge sets the monoflop. + output + inverted output + + + + Register + Reg + A component to store values. The bit width of the data word can be selected. + Unlike a D flip-flop, the register provides an input which enables the clock. + Input pin of the data word to be stored. + Clock input. A rising edge stores the value at the D pin. + Enable pin. Storing a value works only if this pin is set high. + Returns the stored value. + ROM + A non-volatile memory component. + The stored data can be edited in the attributes dialog. + + This pin defines the address of data word to be output. + The selected data word if the sel input is high. + If the input is high, the output is activated. If it is low, the data output is in high Z state. + + RAM, separated Ports + RAM + A RAM module with separate inputs for storing and output for reading the stored data. + The address to read from or write to. + Clock input + The data to be stored in the RAM. + The data output pin + If this input is high the output is activated and the data is visible at the output. + If this input is high and when the clock becomes high, the the data is stored. + + Block-RAM, separated ports + RAM + A RAM module with separate inputs for storing and output for reading the + stored data. This RAM only updates its output on a rising edge of the clock input. + This allows the usage of Block RAM on an FPGA. + + The address to read from or write to. + Clock input + The data to be stored in the RAM. + The data output pin + If this input is high and when the clock becomes high, the the data is stored. + + EEPROM, separated Ports + EEPROM + A EEPROM module with separate inputs for storing and output for reading the stored data. + The address to read from or write to. + Clock input + The data to be stored in the EEPROM. + The data output pin + If this input is high the output is activated and the data is visible at the output. + If this input is high and when the clock becomes high, the the data is stored. + + RAM, bidirectional Port + RAM + A RAM module with a bidirectional pin for reading and writing the data. + The address to read and write. + Clock + The bidirectional data connection. + If this input is high the output is activated and the data is visible at the output. + If this input is high when the clock becomes high, the the data is stored. + RAM, Chip Select + RAM + A RAM module with a bidirectional connection for reading and writing the data. + If the CS input is low, the component is disabled. + This allows to build a larger RAM from some smaller RAMs and a address decoder. + The address to read and write. + If set to high the data is written to the RAM. + The bidirectional data connection. + If this input is high, this RAM is enabled. Otherwise the output is always in high Z state. + If this input is high, the stored value is output. + EEPROM + A EEPROM module with a bidirectional connection for reading and writing the data. + If the CS input is low, the component is disabled. + The data content is stored like in a ROM. It is thus preserved when the simulation is terminated and restarted. + The address to read and write. + If set to high the data is written to the EEPROM. + The bidirectional data connection. + If this input is high, this EEPROM is enabled. Otherwise the output is always in high Z state. + If this input is high, the stored value is output. + Graphic RAM + Gr-RAM + Used to show a bitmap graphic. This element behaves like a RAM. In addition it + shows its content on a graphic screen. Every pixel is represented by a memory address. The value stored defines + the color of the pixel, using a fixed color palette. There are two screen buffers implemented to support page + flipping. The input B selects which buffer is shown. Thus, the total memory size is dx * dy * 2 words. + The palette used is structured as follows: The indices 0-9 correspond to the colors white, black, red, green, + blue, yellow, cyan, magenta, orange and pink. The indices 32-63 map gray values and the indices 64-127 + represent 64 color values each with two bits per color channel. + This results in a simple palette that can be addressed with only 7-bit. + If the architecture supports a 16-bit index, from Index 0x8000, a high-color mode with 5 bits per color channel + can be used, which enables 32768 colors. + + The address to read and write. + If this input is high when the clock becomes high, the the data is stored. + Clock + If this input is high the output is activated and the data is visible at the output. + Selects the screen buffer to show. + The bidirectional data connection. + + RAM, Dual Port + RAM + RAM with one port that allows to write to and read from the RAM, and a second + read only port. + This second port can be used to give some graphic logic access to the memory contents. In this way, a processor + can write to the RAM, and a graphics logic can simultaneously read from the RAM. + Output Port 1 + Output Port 2 + The address at which port 1 is read or written. + The address used to read via port 2. + Clock + The data to be stored in the RAM. + If this input is high the output is activated and the data is visible at the output 1D. + If this input is high and when the clock becomes high, the the data is stored. + + Register File + Register + Memory with one port that allows to write and two ports that allow to read from + the memory simultaneously. Can be used to implement processor registers. + Two registers can be read simultaneously and a third can be written. + Output Port a + Output Port b + The register which is visible at port a. + The register which is visible at port b. + The register into which the data is written. + If this input is high and when the clock becomes high, the the data is stored. + Clock + The data to be stored in the register Rw. + + Counter + Counter + A simple counter component. The clock input increases the counter. + Can be reset back to 0 with the clr input. + The number of bits can be set in the attribute dialog. + The clock input. A rising edge increases the counter. + Synchronous reset of the counter if set to 1. + Returns the counted value. + Overflow output. This pin is set to 1 if the counter is on its maximal value + and the en input is set to 1. + If set to 1 the counter is enabled! + + Counter with preset + A counter whose value can be set. In addition, a maximum value and a counting direction can be specified. + Counter + Returns the counted value. + Overflow output. It is set to 1 if the 'en' input is set to 1 and if the + counter reaches its maximum value when counting up, or has reached 0 when counting down. + The clock input. A rising edge increases the counter. + Synchronous reset of the counter if set to 1. + If set to 1 the counter is enabled! + Specifies the counting direction. A 0 means upwards. + If set, the value at input 'in' is stored in the counter at the next clock signal. + This data word is stored in the counter when ld is set. + + + + + Adder + Add + A component for simple add calculations. + Adds the two integer values from input a and input b (a+b). + The result will be incremented by one if the carry input is set. + First input to add. + Second input to add. + Carry input, if set the result is incremented by one. + The result of the addition + Carry output. If set there was an overflow. + Subtract + Sub + A component for simple subtractions. + Subtracts binary numbers on input a and input b (a-b). + If the carry input is set to 1 the result is decremented by 1. + Carry input, if set the result is decremented by one. + Input a for subtraction. + Input b for subtraction. + Output returns the result of the subtraction. + Output returns 1 if an overflow occurred. + Multiply + Mul + A component for multiplication. + Multiplies the integer numbers on input pin a and input pin b. + + Input a for multiplication. + Input b for multiplication. + Output for the result of the multiplication. + Division + Div + A component for division. + Divides the integer applied to input a by the integer applied to input b. + If the divisor is zero, it is divided by one instead. + In signed division, the remainder is always positive. + + dividend + divisor + quotient + remainder + Barrel shifter + shift + A component for bit shifting. + Shifts the input value by the number of bits given by the shift input. + Input with bits to be shifted. + Input with shift width. + Output with shifted value. + Comparator + A component for comparing bit values. + Compares the binary numbers on input pin a and input pin b and sets the corresponding outputs. + Input a to compare. + Input b to compare. + Output is 1 if input a equals input b + Output is 1 if input a is greater then input b + Output is 1 if input a is less then input b + Negation + Neg + Negation in the 2th complement + Input of the data word to be negated in 2th complement + Returns the result of the negation in 2th complement. + Sign extender + SignEx + Increases the bit width of a signed value keeping the values sign. + If the input is a single bit, this bit will be output on all output bits. + + Input value. + The input bit width must be smaller than the output bit width! + Extended input value. + The input bit width must be smaller than the output bit width! + Bit counter + Bit count + Returns the number of 1-bits in the input value. + The input which 1-bits are counted. + Outputs the number of 1-bits. + + + + + Diode to VDD + A simplified unidirectional diode, used to pull a wire to VDD. + It is used to implement a wired OR. + So it is necessary to connect a pull down resistor to the diodes output. + In the simulation the diode behaves like an active gate with a trivalent truth table: + Is the input high, also the output is high. In all other cases (input is low or high z) the output is in high z state. + So two anti parallel connected diodes can keep each other in high state, which is not possible with real diodes. + This is an ideal diode: There is no voltage drop across a forward-biased diode. + If the input is high also the output is high. In all other cases the output is in high z state. + If the input is high also the output is high. In all other cases the output is in high z state. + Diode to Ground + A simplified unidirectional diode, used to pull a wire to ground. It is used to implement a wired AND. + So it is necessary to connect a pull up resistor to the diodes output. + Is the input low, also the output is low. In the other cases (input is high or high z) the output is in high z state. + So two anti parallel connected diodes can keep each other in low state, which is not possible with real diodes. + So this is a ideal diode: There is no voltage drop across a forward-biased diode. + If the input is low also the output is low. In all other cases the output is in high z state. + If the input is low also the output is low. In all other cases the output is in high z state. + Switch + Simple switch. + There is no gate delay: A signal change is propagated immediately. + One of the connections of the switch. + + Double Throw Switch + Double Throw Switch. + There is no gate delay: A signal change is propagated immediately. + + Fuse + A fuse used to build a one time programmable memory. + One of the connections of the fuse. + One of the connections of the fuse. + Relay + A relay is a switch which can be controlled by a coil. + If a current flows through the coil, the switch is closed or opened. + There is no flyback diode so the current direction does not matter. + The switch is actuated if the inputs have different values. + The relay behaves similar to an XOr gate. + On of the inputs to control the relay. + On of the inputs to control the relay. + Double Throw Relay + A relay is a switch which can be controlled by a coil. + If a current flows through the coil, the switch is closed or opened. + There is no flyback diode so the current direction does not matter. + The switch is actuated if the inputs have different values. + The relay behaves similar to an XOr gate. + On of the inputs to control the relay. + On of the inputs to control the relay. + P-Channel FET + P-Channel Field Effect Transistor. + The bulk is connected to the pos. voltage rail and the transistor is simulated without a body diode. + Gate + Source + Drain + N-Channel FET + N-Channel Field Effect Transistor. + The bulk is connected to ground and the transistor is simulated without a body diode. + Gate + Source + Drain + P-Channel floating gate FET + P-Channel Floating Gate Field Effect Transistor. + The bulk is connected to ground and the transistor is simulated without a body diode. + If there is a charge stored in the floating gate, the fet isn't conducting even if the gate is low. + + Gate + Source + Drain + N-Channel floating gate FET + N-Channel Floating Gate Field Effect Transistor. + The bulk is connected to ground and the transistor is simulated without a body diode. + If there is a charge stored in the floating gate, the fet isn't conducting even if the gate is high. + Gate + Source + Drain + Transmission-Gate + A real transmission-gate is build from only two transistors. + Therefore, it is often used to save transistors during implementation on silicon. + input A + input B + control input. + inverted control input + + + + + Test case + Describes a test case. + In a test case you can describe how a circuit should behave. It can then be automatically checked whether the + behavior of the circuit actually corresponds to this description. If this is not the case, an + error message is shown. + + Asynchronous Timing + Allows configuration of the timing of an asynchronous sequential circuit such as a + Muller-pipeline. The circuit must be started in single gate step mode and must be able to reach a stable state + at startup. The sequential circuit can then be started interactively or with a reset gate. + It is not allowed to use a regular clock component in this mode. + Power + Has no function. Makes sure that VDD and GND are connected. + Can be used in 74xx circuits to generate the pins for the voltage supply, which are tested for correct wiring. + Must be connected to VDD! + Must be connected to GND! + Reset + Reset Output. + The output of this component is held high during the initialisation of the circuit. + After the circuit has stabilized the output goes to low. + If the output is inverted it behaves the opposite way. + Break + Stops fast simulation if set to 1. + If the input of this component becomes high, the fast forward clocking is stopped. + You can use the component to implement a BRK assembly instruction. + Then you can run a simulated processor until a BRK instruction is reached. + Fast forward clocking can only be used if the real-time clock is disabled. + + External + Component to execute an external process to calculate the logic function. + Is used to specify the behaviour of a component by VHDL or Verilog. + The actual simulation of the behavior must be done with an external simulator. + At present only the VHDL simulator ghdl and the verilog simulator Icarus Verilog are supported. + + + Diode + Simplified bidirectional diode. It is used to implement a wired AND or a wired OR.. + This is a ideal diode: There is no voltage drop across a forward-biased diode. + + Error + Pin {0} in component {1} is not a input or output + A single clock component is necessary. All flip-flops must use this clock signal. + The circuit has no labeled inputs + The circuit has no labeled outputs + Break timeout after {0} cycles + Expression {0} not supported + Operation {0} not supported + Error creating the lookup table. + More then one output is active on a wire, causing a short circuit. + It is not allowed to connect a pull-up and pull-down resistor to the same net. + Cannot analyse Node {0} + Contains [var] and [not var] + Pin {0} in component {1} exists twice + Component {0} not found + Exact {0} valoas necessary, not {1} + Flip-flop needs to be connected to the clock. + Invalid file format + Logic is already initialized + A tunnel {0} is not connected! + There are more then one clock + There are {0} bits needed, but {1} bits found + Net of pin {0} not found + No clock found in logic + No inputs available to set + No shape found for component {0} + Nothing connected to input ''{0}'' at component ''{1}''. Open inputs are not allowed. + Not all connected outputs have the same bit count + If multiple outputs are connected together, all of them have to be three-state outputs. + No output connected to a wire ({0}). The state of the wire is undefined. + Table to small: One result is required! + Output {0} not defined + No label for pin {0} + Pin {0} assigned twice! + No = found! + Pin {0} is not an input! + Pin {0} is not an output! + To many inputs used! + To many outputs used! + Pin not present + Found a pin without a label. + Found a clock without a label. If a clock is embedded also the clock needs a label. + Pin {0} not found at component {1} + Pin {0} not found + Pin {0} unknown + Logic seems to oscillate. + To analyse you can run the circuit in single gate step mode. + The remote port is in use! Is there an other instance running? + Number of inputs does not match selector bit count + Syntax error in splitter definition {0} + Bit count of splitter is not matching + Not all input bits are defined! + Input bits are defined several times! + Only 64 bits allowed in splitter! + Two inputs are required! + To many variables (inputs+flip-flops), allowed are {0} but {1} are found. + To many variables used in {0}, + allowed are {1} variables but {2} are found. + Variable {0} is not allowed in CUPL source! + Variable {0} not defined + Unexpected Token {0} + Missing closed parenthesis + Value {0} in line {1} is not a number! + Expected {0} but found {1} values in line {2}! + Unexpected token ({0}) in line {1}. + Variable {0} not found! + No input signals defined in test vector! + No output signals defined in test vector! + No test data found. + Error during execution of a remote command + It's not allowed to connect a pull up and a pull down resistor to a single wire. + Could not open the browser. + Could not create folder "{0}"! + It is not allowed to connect only inputs to a switch. + The file {0} exists multiple times below {1}. + Could not find the file {0}. + Error during execution of "{0}". + The process "{0}" does not return! + The process returns the non zero value {0}: {1} + Error starting the external fitter! + There are no minimized equations! + The variable {0} is used twice! + The file needs to be saved! + The circuit {0} imports itself! + The result of the minimization is not correct! + The names of the variables may not be unique. + To many iterations in a loop. + Diode needs a pull up resistor at its output! + Diode needs a pull down resistor at its output! + Test signal {0} not found in the circuit! + Only {1} bits allowed, but {0} bits found! + Flip-flops with more then one bits are not allowed! + The two control inputs of a transmission gate must be inverted! + Signal {0} is used twice! + Error parsing the test data. + The model component {0} can not be analysed. + Error in wiring of power supply at {0}. + The pin number {0} is not an integer! + Error during export to VHDL. + No VHDL code for {0} available! + No Verilog code for {0} available! + Pin {0} has no number! + Error creating a test bench! + Values of typ {0} are not allowed! + A name is missing. Have e.g. all pins a label set? + To many variables! + Invalid expression! + Function {0} not found in line {1}! + Number of arguments in function {0} in line {1} not correct (found {2}, expected {3})! + Invalid value {0} in function {1}! + The name {0} is not a path element. + Error during loading of a library. + The JAR file contains no manifest! + The manifest does not contain a Main-Class entry! + Could not find the class {0}! + Could not create an instance of the class {0}! + There must be more input bits than output bits! + It is not possible to set physical pins to constant values! + The string {0} is not a valid number (pos {1})! + The name "{0}" is not allowed! + No white space is allowed in the name of the TT2 file! + The table has too many columns! + Error writing the zip file. + Only one clock component with high frequency is allowed. + The circuit contains cycles. It's not possible to analyze such a circuit. + Cycles arise if an output of a gate is fed back to one of the inputs of the same gate. + The use of switches, FETs or relays also causes cycles. + If a monoflop is used, there must be exactly one clock component! + ROM's defined in the settings are not supported! + Could not create a component of type {0}! + + Could not write values to the external process! + Could not read values from the external process! + Could not create the external process! + Timeout reading data from external process! + {0} + Not enough data received! + {0} + The received text contains an invalid character: {0}! + {1} + The process has terminated unexpected! + {0} + Could not terminate the process! + Could not start process: {0} + Application exit status was not 0 but {0}: + {1} + External code can only be exported if it is VHDL! + External code can only be exported if it is Verilog! + If an external component is used multiple times, the code must be identical! Effects: {0} + Could not write to stdOut: + {0} + + The VHDL simulator ghdl does not seem to be installed. Install ghdl (http://ghdl.free.fr/) and try again. If there are still problems, check the path to the ghdl executable in the Digital settings. + + + The Verilog simulator Icarus does not seem to be installed. Install iverilog (http://iverilog.icarus.com/) and try again. If there are still problems, check the path to the iverilog executable in the Digital settings. + + Error analysing the circuit: {0} + Every ROM needs a unique label to be exported! + The counter needs at least two bits. + The name "{0}" is not unique! + Clock elements can not be used in asynchronous mode. + Error during export to Verilog. + No program memory found! The program memory needs to be flagged as such. + Error loading the program memory. + Error while reading the SVG file. + The SVG file contains pins that do not exist in the circuit. + All memories into which data are to be loaded require the same bit width. + If programs are to be loaded into several RAMs, all RAMs must have + different names. The lexical order then determines the order of the RAMs. + + Address Bits + Number of address bits used. + Data Bits + Number of data bits used. + Color + The Color of the element. + Background color + Background color of the circuit when it is embedded in another circuit. Is not used for DIL packages. + Timeout cycles + If this amount of cycles is reached without a break signal, an error is created. + Data + The values stored in this element. + Default + This value is set if the circuit is started. + At the demultiplexer, this value is set for the non-selected outputs. + Default + This value is set if the circuit is started. A "Z" means high-z state. + Is three-state input + If set the input is allowed to be in high-z state. At the input component this is + also allowed if high-z ("Z") is set as the default value. + No zero output. + Avoids zero output. This is especially helpful when setting up relay circuits. + Can only be activated if a high-z output is allowed. + Description + A short description of this element and its usage. + Frequency/Hz + The real time frequency used for the real time clock + Use IEEE 91-1984 shapes + Use IEEE 91-1984 shapes instead of rectangular shapes + Number of Inputs + The Number of Inputs used. Every input needs to be connected. + Label + The name of this element. + Size + The size of the shape in the circuit. + Language + Language of the GUI. Will only take effect after a restart. + Net name + All nets with identical name are connected together. + Input Splitting + If e.g. four bits, two bits and two further bits are to be used as inputs, + this can be configured with "4,2,2". The number indicates the number of bits. For convenience, the asterisk + can be used: 16 bits can be configured with "[Bits]*[Number]" as "1*16". + It is also possible to specify the bits to be used directly and in any order. + For example, "4-7,0-3" configures bits 4-7 and 0-3. This notation allows any bit arrangement. + The input bits must be specified completely and unambiguously. + Output splitting + If e.g. four bits, two bits and two further bits are to be used as outputs, + this can be configured with "4,2,2". The number indicates the number of bits. For convenience, the asterisk + can be used: 16 bits can be configured with "[Bits]*[Number]" as "1*16". + It is also possible to specify the bits to be used directly and in any order. + For example, "4-7,0-3" configures bits 4-7 and 0-3. This notation allows any bit arrangement. + Output bits can also be output several times: "0-7,1-6,4-7" + Number of Selector Bits + Number of bits used for the selector input. + Signed Operation + If selected the operation is performed with signed (2th complement) values. + Closed + Sets the initial state of the switch. + Value + The value of the constant. + Width + Width of symbol if this circuit is used as an component in an other circuit. + Height + Height of symbol if this circuit is used as an component in an other circuit. + Reload at model start + Reloads the hex file every time the model is started. + Flip selector position + This option allows you to move te selector pin to the opposite side of the plexer. + Number Format + The format used to show the numbers. + ascii + bin + decimal + signed decimal + default + hex + shift input has sign + shift input data has two complement format + Mode + Mode of barrel shifter + Logical + Rotate + Arithmetic + Direction + Set direction. + left + right + Max number of steps to show + The maximal number of values stored. + If the maximum number is reached, the oldest values are discarded. + Show single gate steps + Shows all single step steps in the graphic. + Rotation + The orientation of the Element in the circuit. + Start real time clock + If enabled the runtime clock is started when the circuit is started + Show measurement graph at simulation start + When the simulation is started, a graph with the measured values is shown. + Show measurement graph in single gate step mode at simulation start + When the simulation is started, a graph with the measured values in the + gate step mode is shown. All gate changes are included in the graph. + Show measurement values at simulation start + When the simulation is started, a table with the measured values is shown. + Lines + The number of lines to show. + Characters per line + The number of characters shown in a single line. + Use as measurement value + Is set the value is a measurement value and appears in the graph and data table. + In addition, a label must be specified that can serve as identification of the value. + Test data + The description of the test case. + Details of the syntax can be found in the help dialog of the test data editor. + Width in pixels + The screen width in pixels. + Height in pixels + The screen height in pixels. + Program Memory + Makes this ROM to program memory. So it can be accessed by an external IDE. + Program Counter + Makes this register a program counter. The value of this register is returned + to the external assembler IDE to mark the current line of code during debugging. + Programmed + If set a diode is "blown" or "programmed". + At a floating gate FET the floating gate is charged. + You can change this setting with the key 'p'. + Format + Screen format of expressions. + Relay is normally closed. + If set the relay is closed if the input is low. + Pole count + Number of poles available. + Common Cathode + If selected the common cathode input is also simulated. + Avoid Flicker + It is not possible to increase the frequency so much that the flickering disappears. + With this option you can stabilize the display by keeping the LEDs on until the common cathode goes down again. + This simulates a frequency above the critical flicker fusion frequency. + ATF15xx Fitter + Path to the fitter for the ATF15xx. + Enter the directory which contains the fit15xx.exe files provided by Microchip (former ATMEL). + Pin number + An empty field means this signal is not assigned to a pin. + Rows + Specifies the number of rows by specifying the number of bits of the row word. + Address bits of columns + Addresses the individual columns. Three bits means eight columns. + Modification locked + The circuit is locked. It is possible to configure diodes and FGF-FETs. + Pin number + Number of this pin. Used for the representation of a circuit as a DIL package and + the pin assignment when programming a CPLD. + If there are several bits, all pin numbers can be specified as a comma-separated list. + Number of DIL pins + Number of pins. A zero means that the number of pins is determined automatically. + Component tree view is visible at startup. + If set, the component tree view is enabled at startup. + inverted Inputs + You can select the inputs that are to be inverted. + Menus Font Size [%] + Size of the fonts used in the menu in percent of the default size. + Enable Input + If set an enable input (T) is available. + Unidirectional + Unidirectional transistors propagate a signal only from source to drain. They are + much faster to simulate than bidirectional transistors. Since there is no feedback from drain to source, in this + mode, the transistor can not short the connected wires when it is conducting. Thus, this mode is necessary to + simulate certain CMOS circuits. + Active Low + If selected the output is low if the component is active. + Library + Folder which contains the library with predefined sub circuits. + Contains, for example, the components of the 74xx series. You also can add your own circuits by storing + them at this location. + It must be ensured that the names of all files in this folder and all subfolders are unique. + Show Grid + Shows a grid in the main window. + Map to keyboard + Button is mapped to the keyboard. + To use the cursor keys use UP, DOWN, LEFT or RIGHT as label. + Java library + A jar file containing additional components implemented in java. + Shows the number of wires on a bus. + CAUTION: The value is only updated when the simulation starts. + Input Bit Width + The number of output bits must be greater than the number of input bits. + Output Bit Width + The number of output bits must be greater than the number of input bits. + Font Size + Sets the font size to use for this text. + Duration + Delay time in units of the common gate propagation delay. + inverted output + If selected the output is inverted. + Pulse Width + The puls width is measured in clock cycles. + Spreading + Configures the spread of the inputs and outputs in the circuit. + Content of ROM's + Content of all used ROM's + + Application + Defines which application to use. + Generic + GHDL + IVerilog + Inputs + The inputs of the external process. + It is a comma-separated list of signal names. For each signal name, with a colon separated, a number of bits + can be specified. The inputs of an 8-bit adder could thus be described as "a:8,b:8,c_in". + Outputs + The outputs of the external process. + It is a comma-separated list of signal names. For each signal name, with a colon separated, a number of bits + can be specified. The outputs of an 8-bit adder could thus be described as "s:8,c_out". + Programcode + The programm code to be executed by the external application. + GHDL + Path to the executable ghdl file. Only necessary if you want to use ghdl to simulate + components defined with vhdl. + IVerilog + Path to the Icarus verilog installation folder. Only necessary if you want to use iverilog to simulate + components defined with verilog. + Maximum Value + If a zero is entered, the maximum possible value is used (all bits are one). + + Output is High + The default output value of the DIP switch when the simulation starts. + + Use MacOS mouse clicks. + Uses CTRL-click instead of right-click. + No tool tips for components on the main panel. + If set, no tool tips for the components on the main panel are displayed. + Especially in a presentation, these tool tips can be very annoying. + + ATMISP + Path to the executable file ATMISP.exe. If set, the ATMISP software can be started automatically! + + Custom Shape + Import of a SVG-file + + Preload program memory at startup. + When simulating a processor that uses a RAM device as the program memory, + it is difficult to start this processor because the RAM contents are always initialized with zeros at the start + of the simulation. This setting allows loading data into the program memory at startup. + The program memory in the simulation must be marked as such. + + Program file + File which should be loaded into the program memory at the start of the + simulation. + + Wide Shape + Uses a wider shape to visualize the gate. + Use wider shapes by default. + If new gates are inserted, the wide variant is selected by default. + + Shape + The shape to be used for the representation of the circuit in an embedding circuit. + In the "Simple" mode, the inputs are displayed on the left and the outputs on the right side of a simple rectangle. + With "Layout", the position of the inputs and outputs and their orientation in the circuit determines + the position of the pins. Here are also pins at the top or bottom possible. + When selecting "DIL-Chip", a DIL housing is used to display the circuit. The pin numbers of the inputs and outputs + determine the position of the pins in this case. + + Default + Simple + DIL-Chip + Layout + User defined + + Orientation + Position of the coordinate relative to the text. + left bottom + center bottom + right bottom + right center + right top + center top + left top + left center + center center + + Inserted wire. + Insert from clipboard. + Value ''{0}'' in component ''{1}'' modified. + Attributes of component ''{0}'' modified. + Wire deleted. + Component ''{0}'' moved or rotated. + Wire moved. + Selection deleted. + Component ''{0}'' inserted. + Component ''{0}'' deleted. + Wire inserted. + Selection moved. + Undo: {0} + Redo: {0} + Modified circuit attributes. + Ordered measurements. + Sets the number of data bits to {0} in selected components. + Modified attributes of selected components. + Splits a single wire into two wires. + + Logic + Arithmetic + Flip-Flops + IO + Memory + Plexers + Wires + Switches + Misc. + more + RAM + EEPROM + + About + Analysis + Analyses the actual circuit + Cut + Copy + Custom + Library + Delete components + Delete selected single component or group of components. + Edit + Circuit specific settings + The circuit specific settings affect the behavior of the + currently open circuit. + Thus, e.g. the shape that represents the circuit when it is embedded in other circuits. + These settings are stored together with the circuit. + Settings + The global settings of the simulator specify, among other + things, the language, the symbol form to be used or the paths of external tools. + Stop Simulation + Stops the simulation and allows to edits the circuit. + Components + Export + Export PNG large + Export PNG small + Export SVG + Export SVG + LaTeX + Export SVG + LaTeX + small in/out + Export Animated GIF + Run Fast + Runs the circuit until a break is detected by the BRK component. + File + Help + Update + Updates the components menu. + Fit to window + Single gate stepping + Runs the circuit in single gate step mode + New + Creates a new, empty circuit. + New embedded Circuit + Opens a new window to create a new embedded circuit, which than can be used in this circuit. + Open + Open Recent + Open Recent in New Window + Open in New Window + Opens a circuit in a new window + Order Inputs + Order the inputs for the usage as a embedded circuit + Order measurement values + Orders the measurement values in the graphical and table view + Order Outputs + Order the outputs for the usage as a embedded circuit. + Paste + Paste in new window + The content of the clip board is pasted in a new window. + Rotate + Simulation + Start of Simulation + Starts the simulation of the circuit. + Save + Save As + Save Data + Save data as CSV file + Speed Test + Performs a speed test by calculating the max. clock frequency. + Step + Calculating a single gate step + Synthesise + Generates the minimal bool expressions described by a truth table. + {0} variables + Create + Creates a CUPL source file containing the define circuit. + Creates a file containing the circuit similar to the Berkeley Logic Interchange Format (BLIF). + After that the Atmel fitter is started to create the JEDEC file. + Circuit + Creates a circuit which reproduces the truth table. + Circuit with JK flip-flops + Creates a circuit which reproduces the truth table. Uses JK flip-flops. + Circuit with LUTs + Creates a circuit which reproduces the truth table. Uses lookup tables to create the expressions. + Circuit with NAnd gates + Circuit with NAnd gates with two inputs + Use only NAnd gates with two inputs. + Creates a circuit which reproduces the truth table only with NAnd gates. + Circuit with NOr gates + Circuit with NOr gates with two inputs + Use only NOr gates with two inputs. + Creates a circuit which reproduces the truth table only with NOr gates. + Circuit with two input gates + create circuit, use only gates with two inputs + Circuit with three input gates + create circuit, use only gates with a maximum of three inputs + Device + Creates a JEDEC file for the device + Export LaTeX + Export HEX + You can load the HEX file to a ROM or a LUT. + New + Combinatorial + Sequential + Sequential bidirectional + Columns + Reorder/Delete Input Variables + Add Input Variable + Adds a new input variable to the table. + Reorder/Delete Output Columns + Add Output Column + Adds a new result column to the table. + Set + Set X to 0 + Sets the Don't Cares to 0. + Set X to 1 + Sets the Don't Cares to 1. + Create J/K Expressions + Set all to X + Set all values to "don't care". + Set all to 0 + Set all values to zero. + Set all to 1 + Set all values to one. + Delete + Delete the terminals content. + View + Zoom In + Zoom Out + Expression + Create a circuit from an expression. + Run Tests + Runs all test cases in the circuit + Set Inputs + Use actual input values as new default values. + Reset all diodes and FGFETs + Resets all diodes (fuses) and FGFETs to the "not programed" state. The actual fuse configuration is lost! + Program diode + Components + Shows a list of all available components. + Help Dialog + Shows the help dialog describing the actual circuit. + Memory + Shows the content of memory components. + Component Tree View + Shows a tree view of available components at the left side. + K-Map + Shows a K-map representation of the Table! + + Special 74xx Funtions + Add IO-Prefix + A prefix is added to all selected inputs and outputs. + Is used to simplify the doubling of circuits within a 74xx circuit. + Remove IO-Prefix + The first character from the inputs and outputs labels are removed. + Is used to simplify the doubling of circuits within a 74xx circuit. + Pin Wizard + Wizard to apply pin numbers to the inputs and outputs. + Remove Pin Numbers + Remove all pin numbers in the circuit + Select pin {0}: + + Undo + Revert last modification + Redo + Apply last reverted modification again. + Show graph + Show the data as a Graph. + Show table + Shows values as a table. + Add power supply + Adds a power supply to the circuit. + Export to VHDL + Exports the circuit to VHDL + Export to Verilog + Exports the circuit to Verilog + Documentation + Open {0} + Error opening a PDF file! + + Show measurement graph + Shows a graph with the measured values in a separate window. + Show measurement value table + Show table with the measured values in a separate window. + Export to ZIP file + Exports the circuit as a ZIP file. + The ZIP file thus contains all the files that are necessary for the operation of the circuit. + Label Inputs and Outputs + Set a label to all inputs and outputs without a label. + + + <h1>Digital</h1>A simple simulator for digital circuits. + Written by H. Neemann in 2016-2018. + + The icons are taken from the <a href="http://tango.freedesktop.org">Tango Desktop Project</a>. + + Visit the project at <a href="https://github.com/hneemann/[[name]]">GitHub</a>. + At Github you can also <a href="https://github.com/hneemann/[[name]]/releases/latest">download</a> the latest release. + + There you also can file an <a href="https://github.com/hneemann/[[name]]/issues/new?body=version:%20[[version]]&labels=bug">issue</a> or suggest + an <a href="https://github.com/hneemann/[[name]]/issues/new?labels=enhancement">enhancement</a>. + + {0} nodes + Error analysing the circuit + Error during a clock state change + Color + Error calculating a step + Error creating the circuit + Error during simplification + Error during creation of hardware configuration. + Error editing a attribute value + Error importing the circuit {0}! + Error updating the component library!! + Error reading a file + Error writing a file + Error at fast run + The maximum frequency is {0} kHz + Shape {0} is missing + Pin assignment + Pin {0}: {1} + A restart is required for the changes to take effect! + Command {0} unknown! + Enter an expression: + Error running the tests: + Test result + {0} passed + {0} failed + E: {0} / F: {1} + Error creating the help! + The clipboard contains no importable data! + Select an empty folder! + During the execution of the tests {0} an error has occurred! + Message from the external fitter + Execution of external fitter + Actual Circuit + The selected file name is not importable from the actual project! + The file name is not unique! + All files in the working directory and all subdirectories must have unique file names. This also applies to the + library folder. If your work directory has a 7400.dig file, you can not use this file or the 7400.dig file from + the library. + If there is a 7400.dig file in your working directory, you can not use this file or the 7400.dig file from the + library, because this file name can no longer be uniquely assigned. + + There are several files with identical file names, which can not be + uniquely assigned! Affected are: + and {0} more. + The file has not yet been imported. + The file {0} already exists! Do you want to overwrite the file? + (To many entries!) + All test cases are executed, but not all results are shown. + The evaluation of the test result is nevertheless correct! + The editing of the circuit is disabled. You can remove the lock at + "{0} -> {1} -> {2}". + However, copying of components and the configuration of diodes and FG-FETs with the [P] key is also possible in the locked mode. + Error during speed test! + Pin {0} + Numbering Wizard + Written frames: {0} + Error writing to GIF file! + Ready + The GIF file is finalized and closed. + GIF Export + caused by + Inputs to invert + none + Could not determine the names of the pins. + Occurred in file {0}. + Affected are: {0}. + Signal {0} + To perform an analysis of the circuit, all inputs and outputs + must be uniquely named! + No pin numbers assigned to the pins {0}! + Free pins are automatically assigned. The circuit can therefore not be used on real hardware in most cases! + You can only export a circuit without errors! + No KV map available! + Data will not be updated anymore! + Modify this Value + One of the fields contains a invalid value! + Creation of CHN file. + The table is very large, the export may take a while. + Start export anyway? + To create a hardware description, a circuit must first be created and analyzed. + A standalone truth table can not be used to generate a hardware description. + Included ROM's + no data + + Could not close external process! + + Check Result: + Check + Starts the application to check if the entered code is correct. + If this is not the case, the error message of the external application is displayed. + If possible, the input and output definitions are also adapted to the current code. + Executable file "{0}" not found! + Enter Text! + + Start ATMISP + Starts the external program ATMISP. This must have been previously installed. + Error while starting ATMISP! +Is the correct path to the executable ATMISP.exe specified in the settings? + ATMISP is still running! +When this dialog is closed, ATMISP is terminated! +Make sure the flash process is complete before closing this dialog! + + Run all Tests + Executes all tests in the current folder. + {0} test rows passed + File Tested + Truth Table + Error while importing the SVG file. + Error creating the SVG template. + + OK + 0° + 180° + 270° + 90° + {0} half cycles + Deletes the selected item + Move the item down + Move the item up + All possible solutions + Confirm Exit! + Measurements + Measurements full clock step + Measurements single gate step + Save Changes? + State Changed! + Table + Export + Select + Testdata {0} + Data + Input {0} + Karnaugh Map + + Help + + Central ROM Content + +

Motivation

+ When a circuit containing a ROM component is embedded multiple times, the contents of the ROM + is normally used for each instance of that circuit. Under certain circumstances, + however, it may be desirable for such a circuit to be embedded multiple times, + but different ROM contents are used for each instance.
+ This problem occurs e.g. if a 74xx ROM is used multiple times but with different + memory contents.
+

Function

+ At this location, therefore, contents can be defined for all ROM's in the circuit. + When the simulation model is generated, every ROM is initialized with the contents stored + directly in the respective ROM. Then it is checked whether an alternative content is + defined here. If this is the case, the content defined here is loaded into the corresponding ROM. +

Usage

+ It should be noted that each ROM requires a unique name used to identify the ROM. + To do this, use the asterisk ('*') in the label of the ROM. The asterisk is then replaced by the complete + path constructed from the names of the embedded circuits. + If a circuit contains only one ROM component, it is sufficient to use only the asterisk as a label for it. + All embedded circuits must be named so that a unique name can be formed for each ROM component. + + ]]> + + + +

New Version {0} Available

+

There is a new release of the simulator available.

+

In the release notes + you can find the changes and improvements.

+

Here you can download the new release.

+ + ]]> + + Expressions + To define an expression you can use all most common notations: + + And: "&", "&&", "*", "∧" + Or: "|", "||", "+", "∨", "#" + XOr: "^", "⊻" + Not: "!", "~", "¬" + + As usual AND precedes OR and XOr. + + Multiple expressions can be separated by "," or ";". + If you want to name the expressions you can use the + let-command: "let U=A+B, let V=A*B" + Test vectors + + + +

The first line has to contain the names of inputs and outputs. +The following lines contain the expected values. +A 'X' represents a don't care, and a 'Z' represents a high Z value. +If a 'C' is used, at first all other values are set, after that a clock cycle is performed and than the +values are compared. So it's easier to test sequential logic. +A line which starts with a number sign ('#') is a comment.

+ +

So a test for a 2-bit counter could look like this:

+ +
+C Q1 Q0
+0 0  0
+C 0  1
+C 1  0
+C 1  1
+C 0  0
+
+ +

The tests are executed by Run->Run Tests.

+

+To make it easier to create a lot of test vectors there is the 'repeat([n])' statement: +If a line begins with 'repeat([n])', [n] test lines are generated. The +Variable 'n' can be used to generate the test data. With 'repeat(16)' +16 lines are created, where n goes from 0 to 15. If there are multiple bit inputs, +and these are to be set together to a binary value, this can be done with the +'bits([bits], [value])' statement. This is used to create [bits] bits of the value [value].

+ +

The following is an example that tests a 4-bit adder:

+ +
+           C_i-1  A_3 A_2 A_1 A_0  B_3 B_2 B_1 B_0  C_i S_3 S_2 S_1 S_0
+repeat(256)  0    bits(4,n>>4)     bits(4,n)        bits(5,(n>>4)+(n&15))
+repeat(256)  1    bits(4,n>>4)     bits(4,n)        bits(5,(n>>4)+(n&15)+1)
+
+ +

The input signals are the carry-in (C_i-1) and the eight input bits A_3-A_0 and B_3-B_0. +The 4 input bits are generated with the 'bits' instruction. The result (C_i, S_3-S_0) is also generated +by a 'bits' instruction. +This happens once with C_i-1 = 0 and in the next line with C_i-1 = 1. +In this way, 512 test rows are generated which cover all possible input configurations.

+

If multiple rows are to be repeated, or if nested loops are required, the loop +statement can be used. The above example could also be implemented as follows:

+ +
+           C_i-1  A_3 A_2 A_1 A_0  B_3 B_2 B_1 B_0  C_i S_3 S_2 S_1 S_0
+loop(a,16)
+  loop(b,16)
+             0    bits(4,a)        bits(4,b)        bits(5,a+b)
+             1    bits(4,a)        bits(4,b)        bits(5,a+b+1)
+  end loop
+end loop
+
+ +

It may be helpful to generate random numbers in test cases. +These can be created with the function 'random([n])'. The generated number is greater +than or equal to zero and less than [n]. Considering a 16-bit multiplier as an example, +a full test can not be performed since it would have 2^32 input combinations. +A regression test that multiplies 100000 random numbers might look like this:

+ +
+   A    B      Y
+loop(i,100000)
+  let a = random(1<<16);
+  let b = random(1<<16);
+  (a)  (b)   (a*b)
+end loop
+
+ +

An input that allows high impedance as a value can also be used as a test output. +In this case, the signal name can be used with a trailing "_out" to read back and check the current value. +For this, the corresponding input must be set to high impedance ('Z').

+ +
OE CLK D D_out
+0   0  0 0
+0   C  1 1
+1   0  z 1
+0   C  0 0
+1   0  z 0
+
+ +

The circuit for this test has only one input 'D', but which can be high impedance state. +Therefore, the signal 'D_out' is also available to check the value in this case.

+ +]]> + + Finite State Machine + no movement + Transitions + Transitions+States + set {0} + Finite State Machine + Opens a Dialog to Edit a Finite State Machine. + Create + State Transition Table + Create Counter + {0} States + Help for operating the FSM editor. + The FSM is not deterministic: {0} + State Number {0} used twice. + There is no initial state (state number zero). + State ''{0}'' not found! + Wrong assignment to output (''{0}'')! + Error in condition ''{0}''! + State Number + The number which represents this state. + Initial State + If set, this state is the initial state. + Outputs + Defines the output values. + With simple assignments like "A=1, B=0" outputs can be set. + With instructions like "A=101", multi-bit outputs can be set. + Outputs that are not defined here are set to zero in states. + For transitions, unspecified outputs remain unchanged. + Condition + A boolean expression. + Radius + Radius of the circle in the diagram. + Can not create state transition table. + New State + Error loading a file! + Error storing a file! + Help FSM Editor + + +

Mouse Operation

+
+
Create a state:
+
Right mouse click on a free area.
+
Creating a transition:
+
Right mouse button down on the start state and dragging to the destination state.
+
Delete a state or a transition:
+
Move the mouse over the object and press the [Del] button.
+
Moving a state or transition:
+
Left mouse button down and dragging.
+
Editing a state or a transition:
+
Right mouse click on the state or the transition.
+
+

Layout Help Function

+
+
no movement:
+
The layout help function is disabled.
+
Transitions:
+
The layout help function moves the transition arrows to avoid overlaps.
+
Transitions+States
+
The layout help function moves both states and transitions to help create a well-balanced layout.
+
+

Interpretation of Transitions

+ To simplify the generation of a deterministic automata, unconditional transitions are treated in a special way: + an unconditional transition is only executed if no other transition satisfies the transition condition. + So there can be an unconditional transition and conditional transitions that start in the same state. + An unconditional transition thus determines to which state the state machine is shifted if no other transition + condition is met. + If there is no unconditional transition from a state, the state machine will stay in this state if no other + transition condition is met. +]]> + + \ No newline at end of file diff --git a/src/test/java/de/neemann/digital/lang/TestLang.java b/src/test/java/de/neemann/digital/lang/TestLang.java index 4cd7e8d37..55f2780f0 100644 --- a/src/test/java/de/neemann/digital/lang/TestLang.java +++ b/src/test/java/de/neemann/digital/lang/TestLang.java @@ -7,13 +7,12 @@ package de.neemann.digital.lang; import de.neemann.digital.integration.Resources; import de.neemann.gui.language.Bundle; +import de.neemann.gui.language.Language; import junit.framework.AssertionFailedError; import junit.framework.TestCase; import java.io.*; -import java.util.HashMap; -import java.util.HashSet; -import java.util.Map; +import java.util.*; /** */ @@ -21,13 +20,14 @@ public class TestLang extends TestCase { private static final String SOURCEPATH = "/home/hneemann/Dokumente/Java/digital/src/main/java"; private HashMap map = new HashMap<>(); + private Bundle bundle; @Override public void setUp() throws Exception { super.setUp(); - Bundle b = new Bundle("lang/lang"); - addFrom(b, "en"); - addFrom(b, "de"); + bundle = new Bundle("lang/lang"); + addKeysFrom("en"); + addKeysFrom("de"); } /** @@ -70,6 +70,68 @@ public class TestLang extends TestCase { fail("there are unused language keys: " + sb.toString()); } + public void testAdditionalLanguages() { + de.neemann.gui.language.Resources master = bundle.getResources("en"); + for (Language l : bundle.getSupportedLanguages()) { + if (!(l.getName().equals("de") || l.getName().equals("en"))) + checkLanguage(master, l); + } + } + + private void checkLanguage(de.neemann.gui.language.Resources master, Language l) { + ArrayList missing = new ArrayList<>(); + final de.neemann.gui.language.Resources langResources = bundle.getResources(l.getName()); + Set langKeys = langResources.getKeys(); + for (String k : master.getKeys()) { + if (!langKeys.contains(k)) + missing.add(k); + } + if (!missing.isEmpty()) { + System.out.println("Missing language keys for: " + l); + missing.sort(String::compareTo); + for (String k : missing) { + System.out.println(" " + master.get(k) + ""); + } + } + + ArrayList obsolete = new ArrayList<>(); + for (String k : langKeys) { + if (!master.getKeys().contains(k)) + obsolete.add(k); + } + if (!obsolete.isEmpty()) { + System.out.println("Obsolete language keys for: " + l); + missing.sort(String::compareTo); + for (String k : obsolete) { + System.out.println(" " + k); + } + } + + ArrayList modified = new ArrayList<>(); + de.neemann.gui.language.Resources origKeys = + new de.neemann.gui.language.Resources( + getClass().getClassLoader().getResourceAsStream("lang/lang_" + l.getName() + "_ref.xml")); + for (String k : master.getKeys()) { + String m = master.get(k); + String o = origKeys.get(k); + if (m != null && o != null && !m.equals(o)) + modified.add(k); + } + + if (!modified.isEmpty()) { + System.out.println("Modified language keys for: " + l); + missing.sort(String::compareTo); + for (String k : modified) { + System.out.println(" key: "+k); + System.out.println(" old: "+origKeys.get(k)); + System.out.println(" new: "+master.get(k)); + System.out.println(" old: "+langResources.get(k)); + } + + } + + } + public static File getSourceFiles() { String sources = System.getProperty("sources"); if (sources == null) { @@ -146,8 +208,8 @@ public class TestLang extends TestCase { assertTrue("key " + key + " not present!", map.containsKey(key)); } - private void addFrom(Bundle b, String lang) { - for (String k : b.getResources(lang).getKeys()) { + private void addKeysFrom(String lang) { + for (String k : bundle.getResources(lang).getKeys()) { LangSet l = map.get(k); if (l == null) { l = new LangSet();